https://wiki.hevs.ch/ete/api.php5?action=feedcontributions&user=Silvan.zahno&feedformat=atomETE - User contributions [en]2024-03-28T20:40:08ZUser contributionsMediaWiki 1.18.1https://wiki.hevs.ch/ete/index.php5/Inverter/board_combinationInverter/board combination2019-12-16T13:39:59Z<p>Silvan.zahno: </p>
<hr />
<div>{{TOC right}}<br />
<br />
{|class=wikitable style="text-align:center"<br />
! ID<br />
! [http://wiki.hevs.ch/uit/index.php5/Hardware/Stock_FPGA-EBS#Student FPGA Board]<br />
! [http://wiki.hevs.ch/uit/index.php5/Hardware/Stock_Programmer#Digilent_Xilinx_Programmer Programmer]<br />
! [http://wiki.hevs.ch/uit/index.php5/Hardware/Stock_PP#HEB_LCD_V1.0_.28a.k.a._Buttons_.26_LEDs.29 Buttons and<br />LEDs board]<br />
! [http://wiki.hevs.ch/uit/index.php5/Hardware/Stock_PP#v2 Lowpass<br />filter]<br />
! [http://wiki.hevs.ch/uit/index.php5/Hardware/Stock_Mez#PWM Mezzanine<br />C-board ]<br />
! H-Bridge || power<br />lowpass || EEPROM<br />Programmed || Group<br />Members || Comment<br />
|-<br />
| ETE-1 || 21 || 21 || 01 || 91 || 71 || 21 || 51 || yes || Mojon, Scapini ||<br />
|-<br />
| ETE-2 || 14 || 22 || 02 || 92 || 72 || 22 || 52 || yes || Germanier, rod ||<br />
|-<br />
| ETE-3 || 13 || 23 || 13 || 93 || 73 || 23 || 53 || yes || Remondeulaz, Souto || <br />
|-<br />
| ETE-4 || 24 || 24 || 04 || 94 || 74 || 24 || 54 || yes || Federici, Zurbrügg ||<br />
|-<br />
| ETE-5 || 23 || 25 || 05 || 95 || 75 || 25 || 55 || yes || ||<br />
|-<br />
| ETE-6 || 56 || 26 || 06 || 96 || 76 || 26 || 56 || yes || Amrani, Moret ||<br />
|-<br />
| ETE-7 || 15 || 27 || 07 || 97 || 77 || 27 || 57 || yes || || no H-bridge<br />
|-<br />
| ETE-8 || 16 || 28 || 08 || 98 || 78 || 28 || 58 || yes || ||<br />
|-<br />
| ETE-9 || 05 || 29 || 09 || 99 || 79 || 29 || 59 || yes || ||<br />
|-<br />
| ETE-10 || 50 || 30 || 10 || 100 || 70 || 20 || 50 || yes || Board 27 defect ||<br />
|-<br />
| ETE-11 || 22 || 31 || 11 || 101 || 81 || || || yes || || No H-bridge/lowpass<br />
|-<br />
| ETE-12 || 30 || 38 || 12 || 102 || 82 || || || yes || || Not complete but FPGA ready<br />
|}<br />
<br />
[[Category:Bachelor]] [[Category:ElN]] [[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/04_hardware_test_1Inverter/laboratoire/04 hardware test 12019-12-16T12:50:27Z<p>Silvan.zahno: /* Configuration */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Synthèse =<br />
<br />
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ...<br />
<br />
Dans notre exemple, nous utiliserons:<br />
* notre générateur de sinus avec modulation PWM<br />
* un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM<br />
* un diviseur de fréquence qui génère la commande d'échantillonnage<br />
* une logique de synchronisation pour le signal de remise à zéro au démarrage.<br />
<br />
Trois circuits de division par deux sont associés à trois des boutons de la plaque de commande: ils ne sont pas utilisés ici.<br />
Les sorties de test sont dirigées sur les diodes lumineuses de la plaque de commande.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Ouvrir le bloc '''FPGA_inverterControl''' de la librairie '''Board''', le compiler et vérifier que le schéma est fonctionnel.}}<br />
<br />
== Génération ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''.<br />
# Lancer la commande '''Prepare for synthesis'''.}}<br />
<br />
== Start programme Xilinx ISE ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''. <br />
# Lancer la commande '''Xilinx Project Navigator'''.}}<br />
<br />
== Synthèse, placement et routage ==<br />
{{TaskBox|content=<br />
# Dans le programme Xilinx ISE lancer la commande '''Generate Programming File'''<br />
.}}<br />
<br />
== Configuration ==<br />
{{TaskBox|content=<br />
# Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.<br />
# Lancer les commandes '''Configure Target Device'''.<br />
# Télécharger le fichier de configuration dans la FPGA.}}<br />
<br />
= Tests =<br />
<br />
{{TaskBox|content=<br />
Vérifier:<br />
* la forme du signal sinusoïdal à l'aide du PCB avec les deux filtres passe- bas<br />
* le non-recouvrement des phases}}<br />
<br />
{{TaskBox|content=<br />
Brancher les PCBs du pont en H et du filtre passe-bas.<br />
<br />
Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope.<br />
'''Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope'''.}}<br />
<br />
[[File:Inverter boards.JPG|400px|center]]<br />
<br />
{{TaskBox|content=<br />
Brancher le PCB du transformateur et examiner la forme de la tension générée.<br />
'''Couper l'alimentation pour faire les branchements et veiller à ne pas toucher à la partie du secondaire: les tensions dépassent 100&nbsp;V !'''}}<br />
<br />
[[File:Inverter boards with transfo.JPG|400px|center]]<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/03 non-overlap|left_name=03 Temps mort des commandes de commutation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/05 3-level PWM|right_name=05 PWM à 3 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/04_hardware_test_1Inverter/laboratoire/04 hardware test 12019-12-16T12:50:06Z<p>Silvan.zahno: /* Synthèse, placement et routage */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Synthèse =<br />
<br />
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ...<br />
<br />
Dans notre exemple, nous utiliserons:<br />
* notre générateur de sinus avec modulation PWM<br />
* un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM<br />
* un diviseur de fréquence qui génère la commande d'échantillonnage<br />
* une logique de synchronisation pour le signal de remise à zéro au démarrage.<br />
<br />
Trois circuits de division par deux sont associés à trois des boutons de la plaque de commande: ils ne sont pas utilisés ici.<br />
Les sorties de test sont dirigées sur les diodes lumineuses de la plaque de commande.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Ouvrir le bloc '''FPGA_inverterControl''' de la librairie '''Board''', le compiler et vérifier que le schéma est fonctionnel.}}<br />
<br />
== Génération ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''.<br />
# Lancer la commande '''Prepare for synthesis'''.}}<br />
<br />
== Start programme Xilinx ISE ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''. <br />
# Lancer la commande '''Xilinx Project Navigator'''.}}<br />
<br />
== Synthèse, placement et routage ==<br />
{{TaskBox|content=<br />
# Dans le programme Xilinx ISE lancer la commande '''Generate Programming File'''<br />
.}}<br />
<br />
== Configuration ==<br />
{{TaskBox|content=<br />
# Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.<br />
# Lancer les commandes '''Generate Programming File''' et '''Configure Target Device'''.<br />
# Télécharger le fichier de configuration dans la FPGA.}}<br />
<br />
= Tests =<br />
<br />
{{TaskBox|content=<br />
Vérifier:<br />
* la forme du signal sinusoïdal à l'aide du PCB avec les deux filtres passe- bas<br />
* le non-recouvrement des phases}}<br />
<br />
{{TaskBox|content=<br />
Brancher les PCBs du pont en H et du filtre passe-bas.<br />
<br />
Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope.<br />
'''Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope'''.}}<br />
<br />
[[File:Inverter boards.JPG|400px|center]]<br />
<br />
{{TaskBox|content=<br />
Brancher le PCB du transformateur et examiner la forme de la tension générée.<br />
'''Couper l'alimentation pour faire les branchements et veiller à ne pas toucher à la partie du secondaire: les tensions dépassent 100&nbsp;V !'''}}<br />
<br />
[[File:Inverter boards with transfo.JPG|400px|center]]<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/03 non-overlap|left_name=03 Temps mort des commandes de commutation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/05 3-level PWM|right_name=05 PWM à 3 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/04_hardware_test_1Inverter/laboratoire/04 hardware test 12019-12-16T12:49:47Z<p>Silvan.zahno: /* Synthèse, placement et routage */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Synthèse =<br />
<br />
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ...<br />
<br />
Dans notre exemple, nous utiliserons:<br />
* notre générateur de sinus avec modulation PWM<br />
* un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM<br />
* un diviseur de fréquence qui génère la commande d'échantillonnage<br />
* une logique de synchronisation pour le signal de remise à zéro au démarrage.<br />
<br />
Trois circuits de division par deux sont associés à trois des boutons de la plaque de commande: ils ne sont pas utilisés ici.<br />
Les sorties de test sont dirigées sur les diodes lumineuses de la plaque de commande.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Ouvrir le bloc '''FPGA_inverterControl''' de la librairie '''Board''', le compiler et vérifier que le schéma est fonctionnel.}}<br />
<br />
== Génération ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''.<br />
# Lancer la commande '''Prepare for synthesis'''.}}<br />
<br />
== Start programme Xilinx ISE ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''. <br />
# Lancer la commande '''Xilinx Project Navigator'''.}}<br />
<br />
== Synthèse, placement et routage ==<br />
{{TaskBox|content=<br />
# Dans le programme Xilinx ISE lncer la commande '''Generate Programming File'''<br />
.}}<br />
<br />
== Configuration ==<br />
{{TaskBox|content=<br />
# Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.<br />
# Lancer les commandes '''Generate Programming File''' et '''Configure Target Device'''.<br />
# Télécharger le fichier de configuration dans la FPGA.}}<br />
<br />
= Tests =<br />
<br />
{{TaskBox|content=<br />
Vérifier:<br />
* la forme du signal sinusoïdal à l'aide du PCB avec les deux filtres passe- bas<br />
* le non-recouvrement des phases}}<br />
<br />
{{TaskBox|content=<br />
Brancher les PCBs du pont en H et du filtre passe-bas.<br />
<br />
Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope.<br />
'''Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope'''.}}<br />
<br />
[[File:Inverter boards.JPG|400px|center]]<br />
<br />
{{TaskBox|content=<br />
Brancher le PCB du transformateur et examiner la forme de la tension générée.<br />
'''Couper l'alimentation pour faire les branchements et veiller à ne pas toucher à la partie du secondaire: les tensions dépassent 100&nbsp;V !'''}}<br />
<br />
[[File:Inverter boards with transfo.JPG|400px|center]]<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/03 non-overlap|left_name=03 Temps mort des commandes de commutation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/05 3-level PWM|right_name=05 PWM à 3 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/04_hardware_test_1Inverter/laboratoire/04 hardware test 12019-12-16T12:48:21Z<p>Silvan.zahno: /* Synthèse, placement et routage */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Synthèse =<br />
<br />
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ...<br />
<br />
Dans notre exemple, nous utiliserons:<br />
* notre générateur de sinus avec modulation PWM<br />
* un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM<br />
* un diviseur de fréquence qui génère la commande d'échantillonnage<br />
* une logique de synchronisation pour le signal de remise à zéro au démarrage.<br />
<br />
Trois circuits de division par deux sont associés à trois des boutons de la plaque de commande: ils ne sont pas utilisés ici.<br />
Les sorties de test sont dirigées sur les diodes lumineuses de la plaque de commande.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Ouvrir le bloc '''FPGA_inverterControl''' de la librairie '''Board''', le compiler et vérifier que le schéma est fonctionnel.}}<br />
<br />
== Génération ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''.<br />
# Lancer la commande '''Prepare for synthesis'''.}}<br />
<br />
== Synthèse, placement et routage ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''. <br />
# Lancer la commande '''Xilinx Project Navigator'''.<br />
# Lancer la commande '''Implement Design'''.}}<br />
<br />
== Configuration ==<br />
{{TaskBox|content=<br />
# Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.<br />
# Lancer les commandes '''Generate Programming File''' et '''Configure Target Device'''.<br />
# Télécharger le fichier de configuration dans la FPGA.}}<br />
<br />
= Tests =<br />
<br />
{{TaskBox|content=<br />
Vérifier:<br />
* la forme du signal sinusoïdal à l'aide du PCB avec les deux filtres passe- bas<br />
* le non-recouvrement des phases}}<br />
<br />
{{TaskBox|content=<br />
Brancher les PCBs du pont en H et du filtre passe-bas.<br />
<br />
Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope.<br />
'''Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope'''.}}<br />
<br />
[[File:Inverter boards.JPG|400px|center]]<br />
<br />
{{TaskBox|content=<br />
Brancher le PCB du transformateur et examiner la forme de la tension générée.<br />
'''Couper l'alimentation pour faire les branchements et veiller à ne pas toucher à la partie du secondaire: les tensions dépassent 100&nbsp;V !'''}}<br />
<br />
[[File:Inverter boards with transfo.JPG|400px|center]]<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/03 non-overlap|left_name=03 Temps mort des commandes de commutation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/05 3-level PWM|right_name=05 PWM à 3 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/04_hardware_test_1Inverter/laboratoire/04 hardware test 12019-12-16T12:48:03Z<p>Silvan.zahno: /* Génération */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Synthèse =<br />
<br />
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ...<br />
<br />
Dans notre exemple, nous utiliserons:<br />
* notre générateur de sinus avec modulation PWM<br />
* un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM<br />
* un diviseur de fréquence qui génère la commande d'échantillonnage<br />
* une logique de synchronisation pour le signal de remise à zéro au démarrage.<br />
<br />
Trois circuits de division par deux sont associés à trois des boutons de la plaque de commande: ils ne sont pas utilisés ici.<br />
Les sorties de test sont dirigées sur les diodes lumineuses de la plaque de commande.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Ouvrir le bloc '''FPGA_inverterControl''' de la librairie '''Board''', le compiler et vérifier que le schéma est fonctionnel.}}<br />
<br />
== Génération ==<br />
{{TaskBox|content=<br />
# Selectioner le bloc '''FPGA_inverterControl'''.<br />
# Lancer la commande '''Prepare for synthesis'''.}}<br />
<br />
== Synthèse, placement et routage ==<br />
{{TaskBox|content=<br />
# Lancer la commande '''Xilinx Project Navigator'''.<br />
# Lancer la commande '''Implement Design'''.}}<br />
<br />
== Configuration ==<br />
{{TaskBox|content=<br />
# Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.<br />
# Lancer les commandes '''Generate Programming File''' et '''Configure Target Device'''.<br />
# Télécharger le fichier de configuration dans la FPGA.}}<br />
<br />
= Tests =<br />
<br />
{{TaskBox|content=<br />
Vérifier:<br />
* la forme du signal sinusoïdal à l'aide du PCB avec les deux filtres passe- bas<br />
* le non-recouvrement des phases}}<br />
<br />
{{TaskBox|content=<br />
Brancher les PCBs du pont en H et du filtre passe-bas.<br />
<br />
Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope.<br />
'''Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope'''.}}<br />
<br />
[[File:Inverter boards.JPG|400px|center]]<br />
<br />
{{TaskBox|content=<br />
Brancher le PCB du transformateur et examiner la forme de la tension générée.<br />
'''Couper l'alimentation pour faire les branchements et veiller à ne pas toucher à la partie du secondaire: les tensions dépassent 100&nbsp;V !'''}}<br />
<br />
[[File:Inverter boards with transfo.JPG|400px|center]]<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/03 non-overlap|left_name=03 Temps mort des commandes de commutation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/05 3-level PWM|right_name=05 PWM à 3 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/04_hardware_test_1Inverter/laboratoire/04 hardware test 12019-12-16T12:47:40Z<p>Silvan.zahno: /* Génération */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Synthèse =<br />
<br />
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ...<br />
<br />
Dans notre exemple, nous utiliserons:<br />
* notre générateur de sinus avec modulation PWM<br />
* un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM<br />
* un diviseur de fréquence qui génère la commande d'échantillonnage<br />
* une logique de synchronisation pour le signal de remise à zéro au démarrage.<br />
<br />
Trois circuits de division par deux sont associés à trois des boutons de la plaque de commande: ils ne sont pas utilisés ici.<br />
Les sorties de test sont dirigées sur les diodes lumineuses de la plaque de commande.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Ouvrir le bloc '''FPGA_inverterControl''' de la librairie '''Board''', le compiler et vérifier que le schéma est fonctionnel.}}<br />
<br />
== Génération ==<br />
{{TaskBox|content=<br />
Selectioner le bloc '''FPGA_inverterControl'''.<br />
Lancer la commande '''Prepare for synthesis'''.}}<br />
<br />
== Synthèse, placement et routage ==<br />
{{TaskBox|content=<br />
# Lancer la commande '''Xilinx Project Navigator'''.<br />
# Lancer la commande '''Implement Design'''.}}<br />
<br />
== Configuration ==<br />
{{TaskBox|content=<br />
# Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.<br />
# Lancer les commandes '''Generate Programming File''' et '''Configure Target Device'''.<br />
# Télécharger le fichier de configuration dans la FPGA.}}<br />
<br />
= Tests =<br />
<br />
{{TaskBox|content=<br />
Vérifier:<br />
* la forme du signal sinusoïdal à l'aide du PCB avec les deux filtres passe- bas<br />
* le non-recouvrement des phases}}<br />
<br />
{{TaskBox|content=<br />
Brancher les PCBs du pont en H et du filtre passe-bas.<br />
<br />
Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope.<br />
'''Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope'''.}}<br />
<br />
[[File:Inverter boards.JPG|400px|center]]<br />
<br />
{{TaskBox|content=<br />
Brancher le PCB du transformateur et examiner la forme de la tension générée.<br />
'''Couper l'alimentation pour faire les branchements et veiller à ne pas toucher à la partie du secondaire: les tensions dépassent 100&nbsp;V !'''}}<br />
<br />
[[File:Inverter boards with transfo.JPG|400px|center]]<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/03 non-overlap|left_name=03 Temps mort des commandes de commutation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/05 3-level PWM|right_name=05 PWM à 3 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/File:Inverter_PWM_3_opt.svgFile:Inverter PWM 3 opt.svg2019-12-09T09:21:46Z<p>Silvan.zahno: uploaded a new version of &quot;File:Inverter PWM 3 opt.svg&quot;: FIX: signal namings</p>
<hr />
<div>optimized switching for 3-level inverter</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/File:Inverter_PWM_3.svgFile:Inverter PWM 3.svg2019-12-09T09:19:15Z<p>Silvan.zahno: uploaded a new version of &quot;File:Inverter PWM 3.svg&quot;</p>
<hr />
<div>3-level PWM modulation</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/File:Inverter_non_overlap.svgFile:Inverter non overlap.svg2019-12-09T09:18:46Z<p>Silvan.zahno: uploaded a new version of &quot;File:Inverter non overlap.svg&quot;: FIX: media box</p>
<hr />
<div>non overlap timing for H-bridge</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/File:Inverter_PWM_2.svgFile:Inverter PWM 2.svg2019-12-09T09:17:50Z<p>Silvan.zahno: uploaded a new version of &quot;File:Inverter PWM 2.svg&quot;: both PWM drawn with text</p>
<hr />
<div>2-level PWM modulation</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/00_installationInverter/laboratoire/00 installation2019-12-02T13:46:44Z<p>Silvan.zahno: </p>
<hr />
<div>{{TOC right}}<br />
<br />
= Installation pour laboratoires VHDL =<br />
<br />
== Répertoires ==<br />
<br />
=== Programmes ===<br />
<br />
Les programmes de développement de circuits numériques sont installés dans le répertoire <code>C:\EDA</code>. On y trouve notamment:<br />
<br />
* l'éditeur VHDL '''HDL-Designer'''<br />
* le simulateur VHDL '''Modelsim'''<br />
* les outils de synthèse pour circuits programmables Xilinx, '''ISE'''.<br />
<br />
=== Sources ===<br />
<br />
Copiez les fichiers dans le répertoire <code>U:\eln_inverter</code>. Vous pouvez travailler avec ou sans GIT un outil de version des fichiers.<br />
* pour travailler avec GIT https://classroom.github.com/g/Lw2nQmWs<br />
* Travailler sans GIT https://github.com/hei-ete-8132-eln/eln_inverter/archive/master.zip<br />
<br />
Lancez <code>eln_inverter.bat</code> pour ouvrir le projet dans HDL Designer. <br />
<br />
Les fichiers source des laboratoires se trouvent dans ce répertoire. On y trouve les répertoires:<br />
<br />
* '''Inverter''' contenant les circuits développés,<br />
* '''Inverter_test''' contenant les bancs de test,<br />
* '''Board''' contenant la logique nécessaire à la réalisation du circuit sur la [http://wiki.hevs.ch/uit/index.php5/Hardware/FPGAEBS plaque de laboratoire] (inversions, synchronisation, ...),<br />
* '''Simulation''' contenant les définitions de présentation des signaux dans le simulateur.<br />
<br />
=== Fichiers locaux ===<br />
<br />
Les librairies et les fichiers temporaires (code compilé, ...) sont générés dans le répertoire local <code>C:\Temp\EDA\<username>\<projectname></code>.<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/00 installation|left_name=-<br />
|up=Inverter/laboratoires|up_name=Travaux de laboratoire<br />
|right=Inverter/laboratoire/01 sinewave generator|right_name=01 Générateur de sinus<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/labore/00_installationInverter/labore/00 installation2019-12-02T13:46:11Z<p>Silvan.zahno: </p>
<hr />
<div>{{TOC right}}<br />
<br />
= Installation für die VHDL Labore =<br />
<br />
== Verzeichnisse ==<br />
<br />
=== Programme ===<br />
<br />
Die Entwicklungsprogramme für Digitalschaltungen sind im Verzeichnis <code>C:\EDA</code> installiert. Man findet dort unter anderem:<br />
<br />
* den VHDL-Editor '''HDL-Designer'''<br />
* den VHDL-Simulator '''Modelsim'''<br />
* die Synthesesoftware '''ISE''' für Logikbausteine von Xilinx<br />
<br />
=== Quellen ===<br />
<br />
Kopiere die Dateien in das Verzeichnis <code>U:\eln_chrono<\code>. Ihr könnt mit ode ohne GIT dem Software Versionierungs Tools arbeiten.<br />
* um mit GIT zu arbeiten https://classroom.github.com/g/Lw2nQmWs<br />
* um ohne GIT zu arbeiten https://github.com/hei-ete-8132-eln/eln_inverter/archive/master.zip<br />
<br />
Führe <code>eln_chrono.bat</code> aus um das Projekt in HDL Designer zu öffnen. <br />
<br />
Die Quelldateien des Labors befinden sich in diesem Verzeichnis in folgenden Unterverzeichnissen:<br />
<br />
;Inverter: enthält die zu entwickelnde Schaltung<br />
;Inverter_test: enthält die Testbank<br />
;Board: enthält die notwendige Logik um die Schaltung auf dem [http://wiki.hevs.ch/uit/index.php5/Hardware/FPGAEBS Laborboard] zu realisieren (Inversion, Synchronisation, ...)<br />
;Simulation: enthält die Definitionen für die Signalpräsentation im Simulator<br />
<br />
=== Lokale Dateien ===<br />
<br />
Die Bibliotheken und die temporären Dateien (kompilierter Kode, ...) werden im lokalen Verzeichnis <code>C:\Temp\EDA\<username>\<projectname></code> generiert.<br />
<br />
{{navNamed<br />
|left=Inverter/labore/00 installation|left_name=-<br />
|up=Inverter/labore|up_name=Laborprojekt<br />
|right=Inverter/labore/01_sinewave generator|right_name=01 Sinusgenerator<br />
}}<br />
<br />
[[Category:Inverter]] [[Category:German]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/labore/00_installationInverter/labore/00 installation2019-12-02T13:45:32Z<p>Silvan.zahno: </p>
<hr />
<div>{{TOC right}}<br />
<br />
= Installation für die VHDL Labore =<br />
<br />
== Verzeichnisse ==<br />
<br />
=== Programme ===<br />
<br />
Die Entwicklungsprogramme für Digitalschaltungen sind im Verzeichnis <code>C:\EDA</code> installiert. Man findet dort unter anderem:<br />
<br />
* den VHDL-Editor '''HDL-Designer'''<br />
* den VHDL-Simulator '''Modelsim'''<br />
* die Synthesesoftware '''ISE''' für Logikbausteine von Xilinx<br />
<br />
=== Quellen ===<br />
<br />
Kopiere die Dateien in das Verzeichnis <code>U:\eln_chrono<\code>. Ihr könnt mit ode ohne GIT dem Software Versionierungs Tools arbeiten.<br />
* um mit GIT zu arbeiten https://classroom.github.com/g/Lh5uUG9p<br />
* um ohne GIT zu arbeiten https://github.com/hei-synd-2131-eln/eln_chrono/archive/master.zip <br />
<br />
Führe <code>eln_chrono.bat</code> aus um das Projekt in HDL Designer zu öffnen. <br />
<br />
Die Quelldateien des Labors befinden sich in diesem Verzeichnis in folgenden Unterverzeichnissen:<br />
<br />
;Inverter: enthält die zu entwickelnde Schaltung<br />
;Inverter_test: enthält die Testbank<br />
;Board: enthält die notwendige Logik um die Schaltung auf dem [http://wiki.hevs.ch/uit/index.php5/Hardware/FPGAEBS Laborboard] zu realisieren (Inversion, Synchronisation, ...)<br />
;Simulation: enthält die Definitionen für die Signalpräsentation im Simulator<br />
<br />
=== Lokale Dateien ===<br />
<br />
Die Bibliotheken und die temporären Dateien (kompilierter Kode, ...) werden im lokalen Verzeichnis <code>C:\Temp\EDA\<username>\<projectname></code> generiert.<br />
<br />
{{navNamed<br />
|left=Inverter/labore/00 installation|left_name=-<br />
|up=Inverter/labore|up_name=Laborprojekt<br />
|right=Inverter/labore/01_sinewave generator|right_name=01 Sinusgenerator<br />
}}<br />
<br />
[[Category:Inverter]] [[Category:German]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/00_installationInverter/laboratoire/00 installation2019-12-02T13:44:21Z<p>Silvan.zahno: </p>
<hr />
<div>{{TOC right}}<br />
<br />
= Installation pour laboratoires VHDL =<br />
<br />
== Répertoires ==<br />
<br />
=== Programmes ===<br />
<br />
Les programmes de développement de circuits numériques sont installés dans le répertoire <code>C:\EDA</code>. On y trouve notamment:<br />
<br />
* l'éditeur VHDL '''HDL-Designer'''<br />
* le simulateur VHDL '''Modelsim'''<br />
* les outils de synthèse pour circuits programmables Xilinx, '''ISE'''.<br />
<br />
=== Sources ===<br />
<br />
Copiez les fichiers dans le répertoire <code>U:\eln_inverter</code>. Vous pouvez travailler avec ou sans GIT un outil de version des fichiers.<br />
* pour travailler avec GIT https://classroom.github.com/g/Lw2nQmWs<br />
* Travailler sans GIT https://github.com/hei-ete-8132-eln/eln_inverter<br />
<br />
Lancez <code>eln_inverter.bat</code> pour ouvrir le projet dans HDL Designer. <br />
<br />
Les fichiers source des laboratoires se trouvent dans ce répertoire. On y trouve les répertoires:<br />
<br />
* '''Inverter''' contenant les circuits développés,<br />
* '''Inverter_test''' contenant les bancs de test,<br />
* '''Board''' contenant la logique nécessaire à la réalisation du circuit sur la [http://wiki.hevs.ch/uit/index.php5/Hardware/FPGAEBS plaque de laboratoire] (inversions, synchronisation, ...),<br />
* '''Simulation''' contenant les définitions de présentation des signaux dans le simulateur.<br />
<br />
=== Fichiers locaux ===<br />
<br />
Les librairies et les fichiers temporaires (code compilé, ...) sont générés dans le répertoire local <code>C:\Temp\EDA\<username>\<projectname></code>.<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/00 installation|left_name=-<br />
|up=Inverter/laboratoires|up_name=Travaux de laboratoire<br />
|right=Inverter/laboratoire/01 sinewave generator|right_name=01 Générateur de sinus<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/01_sinewave_generatorInverter/laboratoire/01 sinewave generator2019-12-02T13:01:24Z<p>Silvan.zahno: /* Générateur de sinus */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Générateur de sinus =<br />
<br />
Le premier pas à faire est de réaliser un générateur de sinus.<br />
Ceci se fait à l'aide d'un compteur en dent de scie, lequel fournit un signal de phase, et de l'opérateur [https://en.wikibooks.org/wiki/Digital_Circuits/CORDIC CORDIC] développé précédemment en laboratoire.<br />
<br />
[[File:Inverter sinewave generator.png|500px|center|Générateur de sinus]]<br />
<br />
Le compteur de phase se construit comme suit:<br />
* le signal à générer est à 50 Hz<br />
* la fréquence est à obtenir avec une précision de 1&nbsp;% de 50&nbsp;Hz.<br />
<br />
Déterminer le nombre de bits nécessaire ainsi que la valeur du pas de comptage, <code>step</code>.<br />
<br />
Le signal sinusoïdal est créé à l'aide de l'opérateur CORDIC:<br />
* le nombre de bits du sinus est tout-à-fait indépendant du npmbre de bits de la phase.<br />
* le nombre de bits du signal sinusoïdal doit être suffisamment élevé pour être meilleur que le rapport entre un signal de 12&nbsp;V d'amplitude et le bruit d'environ 10&nbsp;mV inhérent aux circuits analogique.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Dans le bloc <code>InverterControl</code>, compléter le circuit de génération du sinus.}}<br />
<br />
Le signal <code>sampleEn</code> est toujours à&nbsp;'1'.<br />
Les impulsions sont à l'état haut seulement pendant une période d'horloge.<br />
<br />
Le compteur de phase incrémente de <code>step</code> à chanque flanc montant de l'horloge où <code>sampleEn</code> ets actif.<br />
<br />
== Simulation ==<br />
<br />
{{TaskBox|content=<br />
Compiler et simuler le bloc <code>InverterControl_tb</code>.<br />
<br />
Vérifier le bon fonctionnement du générateur de sinus.}}<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/00 installation|left_name=00 Installation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/02 2-level PWM|right_name=02 PWM à 2 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/01_sinewave_generatorInverter/laboratoire/01 sinewave generator2019-12-02T11:15:07Z<p>Silvan.zahno: /* Générateur de sinus */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Générateur de sinus =<br />
<br />
Le premier pas à faire est de réaliser un générateur de sinus.<br />
Ceci se fait à l'aide d'un compteur en dent de scie, lequel fournit un signal de phase, et de l'opérateur [https://en.wikibooks.org/wiki/Digital_Circuits/CORDIC CORDIC] développé précédemment en laboratoire.<br />
<br />
[[File:Inverter sinewave generator.png|500px|center|Générateur de sinus]]<br />
<br />
Le compteur de phase se construit comme suit:<br />
* le signal à générer est à 50 Hz<br />
* la fréquence est à obtenir avec une précision de 1&nbsp;% de 1&nbsp;Hz.<br />
<br />
Déterminer le nombre de bits nécessaire ainsi que la valeur du pas de comptage, <code>step</code>.<br />
<br />
Le signal sinusoïdal est créé à l'aide de l'opérateur CORDIC:<br />
* le nombre de bits du sinus est tout-à-fait indépendant du npmbre de bits de la phase.<br />
* le nombre de bits du signal sinusoïdal doit être suffisamment élevé pour être meilleur que le rapport entre un signal de 12&nbsp;V d'amplitude et le bruit d^'environ 10&nbsp;mV inhérent aux circuits analogique.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Dans le bloc <code>InverterControl</code>, compléter le circuit de génération du sinus.}}<br />
<br />
Le signal <code>sampleEn</code> est toujours à&nbsp;'1'.<br />
Les impulsions sont à l'état haut seulement pendant une période d'horloge.<br />
<br />
Le compteur de phase incrémente de <code>step</code> à chanque flanc montant de l'horloge où <code>sampleEn</code> ets actif.<br />
<br />
== Simulation ==<br />
<br />
{{TaskBox|content=<br />
Compiler et simuler le bloc <code>InverterControl_tb</code>.<br />
<br />
Vérifier le bon fonctionnement du générateur de sinus.}}<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/00 installation|left_name=00 Installation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/02 2-level PWM|right_name=02 PWM à 2 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahnohttps://wiki.hevs.ch/ete/index.php5/Inverter/laboratoire/01_sinewave_generatorInverter/laboratoire/01 sinewave generator2019-12-02T11:14:54Z<p>Silvan.zahno: /* Générateur de sinus */</p>
<hr />
<div>{{TOC right}}<br />
<br />
= Générateur de sinus =<br />
<br />
Le premier pas à faire est de réaliser un générateur de sinus.<br />
Ceci se fait à l'aide d'un compteur en dent de scie, lequel fournit un signal de phase, et de l'opérateur [https://en.wikibooks.org/wiki/Digital_Circuits/CORDIC CORDIC] développé précédemment en laboratoire.<br />
<br />
[[File:Inverter sinewave generator.png|500px|center|Générateur de sinus]]<br />
<br />
Le compteur de phase se construit comme suit:<br />
* le signal à générer est à 50 Hz<br />
* la fréquence est à obtenir avec une précision de 1&nbsp;% de 1Hz.<br />
<br />
Déterminer le nombre de bits nécessaire ainsi que la valeur du pas de comptage, <code>step</code>.<br />
<br />
Le signal sinusoïdal est créé à l'aide de l'opérateur CORDIC:<br />
* le nombre de bits du sinus est tout-à-fait indépendant du npmbre de bits de la phase.<br />
* le nombre de bits du signal sinusoïdal doit être suffisamment élevé pour être meilleur que le rapport entre un signal de 12&nbsp;V d'amplitude et le bruit d^'environ 10&nbsp;mV inhérent aux circuits analogique.<br />
<br />
== Circuit ==<br />
<br />
{{TaskBox|content=<br />
Dans le bloc <code>InverterControl</code>, compléter le circuit de génération du sinus.}}<br />
<br />
Le signal <code>sampleEn</code> est toujours à&nbsp;'1'.<br />
Les impulsions sont à l'état haut seulement pendant une période d'horloge.<br />
<br />
Le compteur de phase incrémente de <code>step</code> à chanque flanc montant de l'horloge où <code>sampleEn</code> ets actif.<br />
<br />
== Simulation ==<br />
<br />
{{TaskBox|content=<br />
Compiler et simuler le bloc <code>InverterControl_tb</code>.<br />
<br />
Vérifier le bon fonctionnement du générateur de sinus.}}<br />
<br />
{{navNamed<br />
|left=Inverter/laboratoire/00 installation|left_name=00 Installation<br />
|up=Inverter/laboratoires|up_name= Travaux de laboratoire<br />
|right=Inverter/laboratoire/02 2-level PWM|right_name=02 PWM à 2 niveaux<br />
}}<br />
<br />
[[Category:Inverter]]</div>Silvan.zahno