Synchro/students fr
(Created page with "{{private}} {{TOC right}}") |
(→Objectif de ce laboratoire) |
||
| (5 intermediate revisions by one user not shown) | |||
| Line 1: | Line 1: | ||
| − | |||
{{TOC right}} | {{TOC right}} | ||
| + | = Une courte introduction au laboratoire Synchro = | ||
| + | == Objectif de ce laboratoire == | ||
| + | Ce laboratoire sert à approfondir les connaissances acquises au cours d'électricité numérique | ||
| + | et à les mettre en oeuvre pour piloter un système avec un circuit programmable de type FPGA. | ||
| + | Le but du projet est de synchroniser la tension alternative fournie par une génératrice à la fréquence du réseau, c'est-à-dire à 50 Hz. | ||
| + | |||
| + | == Préparation == | ||
| + | {{TaskBox|content=Télécharger le fichier [[Media:ELN_synchro.zip|ELN_synchro.zip]] et décomprimer dans <code>U:\</code> | ||
| + | {{WarningBox|content=Le chemin vers ''ELN_synchro'' ne dois pas contenir des espaces.}} | ||
| + | }} | ||
| + | {{TaskBox|content=Ouverture du projet HDL en utilisant le raccourci <code>U:\ELN_synchro\hdlDesigner.bat</code>}} | ||
| + | {{TaskBox|content=Analyse du matériel, voir aussi la [[Synchro#Specification|specification]]}} | ||
| + | {{TaskBox|content=Analyse des différentes entrées et sorties du système}} | ||
| + | {{TaskBox|content=Décomposition de l'application en plusieurs blocs différents [[Media:Synchro_Toplevel_Empty.pdf|Empty Toplevel Design]]}} | ||
| + | |||
| + | == Développement d'une application fonctionnelle == | ||
| + | {{TaskBox|content=Design du projet}} | ||
| + | {{TaskBox|content=Création du projet}} | ||
| + | {{TaskBox|content=Simulation de l'application sur l'ordinateur et amélioration de l'application}} | ||
| + | {{TaskBox|content=[http://wiki.hevs.ch/uit/index.php5/Hardware/FPGAEBS/Configuration Configuration de la FPGA] et réalisation des tests}} | ||
| + | |||
| + | == Projet HDL-Designer == | ||
| + | Il est enregistré dans 3 endroits différents: | ||
| + | # Sur <code>R: </code> sont des bibliothèques qui sont indépendantes aux projets. Elles sont disponibles pour chaque projet. | ||
| + | # Spécifique à l'utilisateur et se trouve sur <code>U:</code>. Il contient tout ce qui est spécifique au projet. | ||
| + | # Sur <code>C:</code> tous les fichiers générés par les outils. | ||
| + | |||
| + | {{navNamed|left=Synchro|left_name=Synchro|up=Main Page|up_name=Main_Page|right=Synchro/students_de|right_name=Anleitung auf Deutsch}} | ||
| + | |||
| + | [[Category:Bachelor]] [[Category:ElN]] [[Category:Synchro]] [[Category:Français]] | ||
Latest revision as of 16:01, 17 September 2015
|
Une courte introduction au laboratoire Synchro
Objectif de ce laboratoire
Ce laboratoire sert à approfondir les connaissances acquises au cours d'électricité numérique et à les mettre en oeuvre pour piloter un système avec un circuit programmable de type FPGA. Le but du projet est de synchroniser la tension alternative fournie par une génératrice à la fréquence du réseau, c'est-à-dire à 50 Hz.
Préparation
Télécharger le fichier ELN_synchro.zip et décomprimer dans U:\
Le chemin vers ELN_synchro ne dois pas contenir des espaces.
Ouverture du projet HDL en utilisant le raccourci U:\ELN_synchro\hdlDesigner.bat
Analyse du matériel, voir aussi la specification
Analyse des différentes entrées et sorties du système
Décomposition de l'application en plusieurs blocs différents Empty Toplevel Design
Développement d'une application fonctionnelle
Design du projet
Création du projet
Simulation de l'application sur l'ordinateur et amélioration de l'application
Configuration de la FPGA et réalisation des tests
Projet HDL-Designer
Il est enregistré dans 3 endroits différents:
- Sur
R:sont des bibliothèques qui sont indépendantes aux projets. Elles sont disponibles pour chaque projet. - Spécifique à l'utilisateur et se trouve sur
U:. Il contient tout ce qui est spécifique au projet. - Sur
C:tous les fichiers générés par les outils.
Navigation
Synchro
Main_Page
Anleitung auf Deutsch 
