SEm/labore/04 synthese

From FSI
Jump to: navigation, search

Contents

Automatische Synthese

Einleitung

Dieses Labor zeigt die automatische Synthese von VHDL-Code.

Es basiert auf dem Beispiel des Funktionsgenerators. Die Zusammensetzung von zwei verschiedenen Sinuswellen erlaubt es Lissajous-Figuren zu zeichnen.

Lissajous-Figur

Synthese

Zu erstellende Schaltung

Auf das obersten Level der zu erstellenden Schaltung kommen die Ein- / Ausgangsblöcke. Hier findet man z.B. Polaritätsadapter, Tri-State-Puffer, Synchronisationslogik, ...

In unserem Beispiel werden wir zwei Sinusgeneratoren, zwei Sigma-Delta-Modulatoren und eine Synchronisationslogik für das Reset-Signal setzten.

Wir werden auch den Viereck-Ausgang eines der Generatoren verwenden um ein Synchronisationssignal für das Oszilloskop zu erstellen.

Die Schaltung befindet sich in der Library Board, die Testbank in der Library SineInterpolator_test.

Schaltung

View-pim-tasks.png

Öffnen Sie den Block FPGA_sineGen in der Library Board, kompilieren Sie ihn und überprüfen Sie per Simulation ob die Schaltung in Ordnung ist.

Eine Simulation der Schaltung auf diesem Level erlaubt es die Funktionalität des Systems sicherzustellen.

Die von Ihnen berechneten Koeffizienten können mit der Waveform Musterlösungs Waveform überprüft werden.

Erstellung der Datei

View-pim-tasks.png

Starten Sie den Task Prepare for synthesis.

Synthese

View-pim-tasks.png

  1. Starten Sie den Task Xilinx Project Navigator.
  2. Geben Sie den Schaltugstyp an, xc3s500E, und geben Sie dessen Parameter, FG320-5.
  3. Fügen Sie Sie die erzeugte VHDL Datei sineGen.vhd zum Projekt hinzu.
  4. Stellen Sie sicher, dass FPGA_sineGen-struct die ausgewählte Schaltung ist.
  5. Fügen Sie Sie die Datei sineGen.ucf zum Projekt hinzu.
  6. Starten Sie den Befehl Synthesize - XST.
  7. Prüfen Sie alle Warnungen ("warning") und stellen Sie sicher, dass die Schaltung keine Realisierungsprobleme aufweist.
  8. Überprüfen Sie die Grösse der resultierenden Schaltung.
  9. Finden Sie die maximale Taktfrequenz, die für diese Schaltung möglich ist.

Place und Route

View-pim-tasks.png

Starten Sie den Befehl Implement Design.

Konfiguration

View-pim-tasks.png

  1. Speisen Sie das FPGA-Board und schliessen Sie das JTAG-Downloadkabel an.
  2. Starten Sie die Befehle Generate Programming File und Configure Target Device.
  3. Laden Sie die Konfiguration ins FPGA.

Tests

View-pim-tasks.png

Schalten Sie die Tiefpassfilter an die Ausgänge der Modulatoren. Prüfen Sie die Sinuswellen auf dem Oszilloskop. Stellen Sie den Display auf X-Y Modus ein: Sie sollten nun die Lissajous-Figur sehen.


Navigation
Arrow left.gif 03 Digital / Analog Wandler Arrow up.gif Anleitung auf Deutsch 05 GPIO-Peripheriebaustein Arrow right.gif

Personal tools
Namespaces
Variants
Actions
Navigation
Modules / Projects
Browse
Toolbox