SEm/laboratoires/00 installation
(→Syntaxe VHDL) |
|||
Line 35: | Line 35: | ||
La bibliothèque de l'école compte plusieurs ouvrages détaillant la syntaxe de VHDL. | La bibliothèque de l'école compte plusieurs ouvrages détaillant la syntaxe de VHDL. | ||
− | Le document | + | Le document [[Media:VHDL_syntax.pdf|VHDL_syntax.pdf]] donne quelques exemples communs de syntaxe VHDL. Tous les aspects de VHDL ne sont pas couverts et de loin. Ce document sert de pense-bête pour l'écriture de code VHDL synthétisable ainsi que pour des bancs de test. |
{{navNamed|left=SEm/laboratoires/00_installation|left_name=-|up=SEm/laboratoires|up_name=Instructions en français|right=SEm/laboratoires/01_generateur|right_name=01 Générateur des fonctions}} | {{navNamed|left=SEm/laboratoires/00_installation|left_name=-|up=SEm/laboratoires|up_name=Instructions en français|right=SEm/laboratoires/01_generateur|right_name=01 Générateur des fonctions}} | ||
[[Category:SEm]] | [[Category:SEm]] |
Revision as of 15:09, 13 March 2015
|
Installation pour laboratoires VHDL
Répertoires
Programmes
Les programmes de développement de circuits numériques sont installés dans le répertoire C:\EDA<code/>. On y trouve notamment:
- l'éditeur VHDL HDL-Designer
- le simulateur VHDL Modelsim
- les outils de synthèse pour circuits programmables Xilinx, ISE.
Sources
Les fichiers source des laboratoires se trouvent dans ce répertoire. On y trouve les répertoires:
- WaveformGenerator, SineInterpolator et Beamer contenant les circuits développés,
- WaveformGenerator_test, SineInterpolator_test et Beamer_test contenant les bancs de test,
- Board contenant la logique nécessaire à la réalisation du circuit sur la plaque de laboratoire (inversions, synchronisation, ...),
- Simulation contenant les définitions de présentation des signaux dans le simulateur.
Fichiers locaux
Les librairies et les fichiers temporaires (code compilé, ...) sont générés dans le répertoire local <code>C:\Temp\EDA\<username>\<projectname>.
Documentation
Syntaxe VHDL
La bibliothèque de l'école compte plusieurs ouvrages détaillant la syntaxe de VHDL.
Le document VHDL_syntax.pdf donne quelques exemples communs de syntaxe VHDL. Tous les aspects de VHDL ne sont pas couverts et de loin. Ce document sert de pense-bête pour l'écriture de code VHDL synthétisable ainsi que pour des bancs de test.
Navigation
-
Instructions en français
01 Générateur des fonctions