SEm/laboratoires/04 synthese

(Difference between revisions)
Jump to: navigation, search
(Tests)
Line 60: Line 60:
 
Brancher les filtres passe-bas à la sortie des modulateurs. Vérifier la forme des signaux sur l'oscilloscope. Mettre l'oscilloscope en mode X-Y: ceci donne une courbe de Lissajous.}}
 
Brancher les filtres passe-bas à la sortie des modulateurs. Vérifier la forme des signaux sur l'oscilloscope. Mettre l'oscilloscope en mode X-Y: ceci donne une courbe de Lissajous.}}
  
{{navNamed|left=SEm/laboratoires/03_convertisseur|left_name=03 Convertisseur numérique / analogique|up=SEm/laboratoires|up_name=Instructions en français|right=SEm/laboratoires/05_amba|right_name=05 Système à bus AMBA}}
+
{{navNamed
 +
|left=SEm/laboratoires/03_convertisseur|left_name=03 Convertisseur numérique / analogique
 +
|up=SEm/laboratoires|up_name= Travaux de laboratoire
 +
|right=SEm/laboratoires/05_amba|right_name=05 Système à bus AMBA
 +
}}
  
 
[[Category:SEm]]
 
[[Category:SEm]]

Revision as of 09:56, 14 April 2015

Contents

Synthèse automatique

Introduction

Ce laboratoire présente la synthèse automatique de circuits à partir du code VHDL. Il se base sur l'exemple du générateur de fonctions. La combinaison de deux sinusoïdes à des fréquences différentes permet de dessiner des courbes de Lissajous.

Courbe de Lissajous

Synthèse

Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ... Dans notre exemple, nous placerons deux générateurs de sinus, deux modulateurs sigma-delta et une logique de synchronisation pour le signal de remise à zéro au démarrage.

Circuit à réaliser

Nous profiterons du signal carré de l'un des générateurs pour fournir un signal de synchronisation pour l'oscilloscope. Le circuit se trouve dans la librairie Board, le banc de test dans la librairie SineInterpolator_test.

Circuit

View-pim-tasks.png

Ouvrir le bloc FPGA_sineGen de la librairie Board, le compiler et vérifier que le schéma est fonctionnel.

Une simulation du circuit à ce niveau permet de s'assurer de la bonne fonctionnalité du système.

Génération

View-pim-tasks.png

Spécifier le nom du fichier généré avec la commande Options > Main... > User variables: concat_file = sineGen.


View-pim-tasks.png

Lancer la commande Prepare for synthesis.

Synthèse

View-pim-tasks.png

  1. Lancer la commande Xilinx Project Navigator.
  2. Spécifier le type de circuit utilisé, xc3s500E, et ses paramètres FG320-5.
  3. Ajouter le fichier VHDL généré sineGen.vhd au projet. Vérifier que le circuit choisi pour la synthèse est bien FPGA_sineGen-struct.
  4. Ajouter le fichier sineGen.ucf au projet.
  5. Lancer la commande Synthesize - XST.
  6. Vérifier tous les avertissements ("warning") et s'assurer que le circuit ne pose aucun problème de réalisation.
  7. Examiner les informations de résultat de synthèse quant à la taille du circuit résultant.
  8. Vérifier la fréquence maximale prévue pour ce circuit.

Placement et routage

View-pim-tasks.png

Lancer la commande Implement Design.

Configuration

View-pim-tasks.png

  1. Alimenter le circuit FPGA et le connecter au cble de téléchargement JTAG.
  2. Lancer les commandes Generate Programming File et Configure Target Device.
  3. Télécharger le fichier de configuration dans la FPGA.

Tests

View-pim-tasks.png

Dimensionner un filtre passe-bas passif RLC pour obtenir une fréquence de coupure de 20 kHz.


View-pim-tasks.png

Brancher les filtres passe-bas à la sortie des modulateurs. Vérifier la forme des signaux sur l'oscilloscope. Mettre l'oscilloscope en mode X-Y: ceci donne une courbe de Lissajous.


Navigation
Arrow left.gif 03 Convertisseur numérique / analogique Arrow up.gif Travaux de laboratoire 05 Système à bus AMBA Arrow right.gif

Personal tools
Namespaces
Variants
Actions
Navigation
Modules / Projects
Browse
Toolbox