SEm/laboratoires/04 synthese

From FSI
(Difference between revisions)
Jump to: navigation, search
(Circuit)
 
(21 intermediate revisions by 3 users not shown)
Line 1: Line 1:
 
{{TOC right}}
 
{{TOC right}}
 +
 +
= Synthèse automatique =
  
 
== Introduction ==
 
== Introduction ==
 +
Ce laboratoire présente la synthèse automatique de circuits à partir du code VHDL.
 +
Il se base sur l'exemple du générateur de fonctions. La combinaison de deux sinusoïdes à des fréquences différentes permet de dessiner des courbes de Lissajous.
  
</div></div></div>
+
[[Image:SEm_lissajou.png|center|Courbe de Lissajous]]
 
+
Dans ce laboratoire, nous allons effectuer des opérations sur des nombres. Ceci sera illustré par le clacul de l'interpolation de points de la fonction sinus d'un générateur de fonctions numérique.
+
 
+
<div class="figure">
+
 
+
'''Figure 1. Générateur de fonctions avec calcul de sinus par interpolation'''
+
 
+
<div class="figure-contents"><div class="mediaobject"><center>[[Image:sineGen.png]]</center></div></div></div><br class="figure-break" />
+
 
+
Le calcul de l'interpolation se base sur l'approximation de la fonction entre deux points donnés par des fonctions polynomiales du troisième ordre. Cette méthode appartient à la grande famille des "splines".
+
 
+
Le circuit se trouve dans la librairie <span class="command">'''SineInterpolator'''</span>, le banc de test dans la librairie <span class="command">'''SineInterpolator_test'''</span>.
+
 
+
</div><div class="section" title="Table de sinus"><div class="titlepage"><div><div>
+
 
+
== Table de sinus ==
+
 
+
</div></div></div>
+
 
+
L'interpolation se fera à partir d'une table contenant 8 valeurs de sinus pour un quart de sa période. Pour fonctionner sur toute la période, le signal en dents de scie provenant du compteur et considéré comme phase du sinus est utilisé comme suit:
+
 
+
<div class="itemizedlist">
+
 
+
* Le bit de poids fort signale le changement de signe des valeurs du sinus.
+
* Le bit suivant signale un changement à apporter à la phase pour lire la table dans le sens inverse, ceci pour les deuxième et quatrième quarts de la période.
+
* Les 3 bits suivants (<span class="command">'''tableAddressBitNb = 3'''</span>) sont utilisés pour adresser les valeurs de la table.
+
* Les autres bits sont ignorés.
+
 
+
</div><div class="figure">
+
 
+
'''Figure 2. Table de sinus'''
+
 
+
<div class="figure-contents"><div class="mediaobject"><center>[[Image:sineTable.png]]</center></div></div></div><br class="figure-break" /><div class="section" title="Code VHDL"><div class="titlepage"><div><div>
+
 
+
=== Code VHDL ===
+
 
+
</div></div></div>
+
 
+
Ecrire l'architecture VHDL du générateur de sinus.
+
 
+
L'adresse de la table de sinus est tirée des 3 bits suivant les 2 bits de poids fort de la phase. Elle effectue la séquence 0, 1, 2, 3, 4, 5, 6, 7, 0, 7, 6, 5, 4, 3, 2, 1, 0, 1, 2, 3, ....
+
 
+
La table de sinus contient les valeurs hexadécimales 0000 ou 7FFF (selon la valeur du deuxième bit de poids fort), 18F9, 30FB, 471C, 5A82, 6A6D, 7641 et 7D89.
+
 
+
Lorsque le bit de poids fort de la phase vaut '1', la valeur lue de la table change de signe pour donner la sortie.
+
 
+
</div><div class="section" title="Simulation"><div class="titlepage"><div><div>
+
 
+
=== Simulation ===
+
 
+
</div></div></div>
+
 
+
Compiler et simuler le bloc <span class="command">'''sineGen_tb'''</span>. Vérifier le bon fonctionnement du générateur de sinus.
+
 
+
</div></div><div class="section" title="Interpolation"><div class="titlepage"><div><div>
+
 
+
== Interpolation ==
+
 
+
</div></div></div>
+
 
+
L'interpolation se fait en associant une fonction polynomiale d'ordre 3 entre chaque point de la table de sinus:
+
 
+
<span class="command">'''    y = a·k^3 b·k^2 c·k d'''</span>
+
 
+
Au cours du calcul, le point courant de la table de sinus est défini en <span class="command">'''k = 0'''</span>, le point précédent en <span class="command">'''k = -1'''</span> et le point suivant en <span class="command">'''k = 1'''</span>. Nous calculerons la valeur du polynome pour <span class="command">'''n = 2^m'''</span> points situés entre 0 et 1.
+
 
+
Pour assurer la continuité entre le polynôme qui relie le segment <span class="command">'''-1 &lt; k &lt; 0'''</span> et celui qui relie <span class="command">'''0 &lt; k &lt; 1'''</span>, nous spécifons la dérivée au point <span class="command">'''y(k=0)'''</span> comme étant égale à la pente entre les points <span class="command">'''y(k=-1)'''</span> et <span class="command">'''y(k=1)'''</span>. Nous ferons de même pour tous les points de la fonction à interpoler.
+
 
+
Le segment <span class="command">'''0 &lt; k &lt; 1'''</span> est donc soumis aux 4 conditions suivantes
+
 
+
<span class="command">'''    y(k=0) = y0'''</span><nowiki>: le polynôme passe par le point </nowiki><span class="command">'''(k=0, y=y0)'''</span>,
+
 
+
<span class="command">'''    y(k=1) = y1'''</span><nowiki>: le polynôme passe par le point </nowiki><span class="command">'''(k=1, y=y1)'''</span>,
+
 
+
<span class="command">'''    y'(k=0) = [y(k=1) - y(k=-1)] / 2'''</span><nowiki>: la dérivée au point </nowiki><span class="command">'''(k=0)'''</span> est la pente entre <span class="command">'''y(k=-1)'''</span> et <span class="command">'''y(k=1)'''</span>,
+
 
+
<span class="command">'''    y'(k=1) = [y(k=2) - y(k=0)] / 2'''</span><nowiki>: la dérivée au point </nowiki><span class="command">'''(k=1)'''</span> est la pente entre <span class="command">'''y(k=0)'''</span> et <span class="command">'''y(k=2)'''</span>.
+
 
+
Ces 4 conditions nous servent à déterminer les 4 coefficients <span class="command">'''a'''</span>, <span class="command">'''b'''</span>, <span class="command">'''c'''</span> et <span class="command">'''d'''</span> du ploynôme à partir des 4 points <span class="command">'''y(k=-1)'''</span> à <span class="command">'''y(k=2)'''</span> de la courbe à interpoler. La résolution de ce système d'équations nous donne les valeurs suivantes des coefficients:
+
 
+
<span class="command">'''    a = 1/2 [ - y(k=-1) 3·y(k=0) -3·y(k=1) y(k=2) ]'''</span>
+
 
+
<span class="command">'''    b = 1/2 [ 2·y(k=-1) -5·y(k=0) 4·y(k=1) - y(k=2) ]'''</span>
+
 
+
<span class="command">'''    c = 1/2 [ - y(k=-1)   y(k=1) ]'''</span>
+
 
+
<span class="command">'''    d = y(k=0)'''</span>
+
 
+
Par souci de simplification, nous calculerons le double de la valeur des coefficients et par la suite nous diviserons la valeur du polynome calculé par 2.
+
 
+
A chaque nouvelle valeur du signal d'origine (ici, de la table de sinus), il faut recalculer les coefficients du polynôme. Puis, à chaque période d'horloge et en attendant l'arrivée de la valeur suivante, on calcule la fonction polynomiale pour déterminer la valeur courante de l'échantillon de sortie.
+
 
+
<div class="section" title="G&eacute;n&eacute;rateur d&#39;impulsions de s&eacute;quencement"><div class="titlepage"><div><div>
+
 
+
=== Générateur d'impulsions de séquencement ===
+
 
+
</div></div></div>
+
 
+
Ecrire l'architecture VHDL du générateur d'impulsions de séquencement.
+
 
+
<div class="figure">
+
 
+
'''Figure 3. Générateurs d'impulsions de séquencement'''
+
 
+
<div class="figure-contents"><div class="mediaobject"><center>[[Image:interpolatorTrigger.png]]</center></div></div></div><br class="figure-break" />
+
 
+
Ce circuit fournit une impulsion qui dure une période d'horloge à chaque changement de polynôme, c'est-à-dire pour chaque nouveau segment de courbe.
+
 
+
Ceci se fait chaque <span class="command">'''2^n'''</span> périodes d'horloge où <span class="command">'''en = '1''''</span>, avec <span class="command">'''n = sampleCountBitNb = phaseBitNb-2-tableAddressBitNb'''</span>. Dans notre exemple de laboratoire, <span class="command">'''phaseBitNb = 10'''</span> et <span class="command">'''sampleCountBitNb = 5'''</span>.
+
 
+
</div><div class="section" title="Registre &agrave; d&eacute;calage"><div class="titlepage"><div><div>
+
 
+
=== Registre à décalage ===
+
 
+
</div></div></div>
+
 
+
Ecrire l'architecture VHDL du registre à décalage qui mémorise les 4 derniers points de la fonction à interpoler.
+
 
+
<div class="figure">
+
 
+
'''Figure 4. Registre à décalage'''
+
 
+
<div class="figure-contents"><div class="mediaobject"><center>[[Image:interpolatorShiftRegister.png]]</center></div></div></div><br class="figure-break" />
+
 
+
A chaque impulsion de synchronisation <span class="command">'''shiftSamples'''</span>, le circuit mémorise le nouvel échantillon de la fonction à interpoler, <span class="command">'''sampleIn'''</span>, et le mémorise comme dernière valeur d'échantillon, <span class="command">'''sample4'''</span>. En même temps, il décale l'échantillon <span class="command">'''sample4'''</span> dans <span class="command">'''sample3'''</span>, etc...
+
 
+
</div><div class="section" title="Calcul des coefficients"><div class="titlepage"><div><div>
+
 
+
=== Calcul des coefficients ===
+
 
+
</div></div></div>
+
 
+
Ecrire l'architecture VHDL du bloc qui calcule les coefficients du polynôme en fonction de la valeur des 4 derniers points de la fonction à interpoler.
+
 
+
<div class="figure">
+
 
+
'''Figure 5. Bloc de calcul des coefficients pour l'interpolation'''
+
 
+
<div class="figure-contents"><div class="mediaobject"><center>[[Image:interpolatorCoefficients.png]]</center></div></div></div><br class="figure-break" />
+
 
+
Les coefficients se calculent comme suit:
+
 
+
<span class="command">'''    a = - sample1 3·sample2 -3·sample3 sample4'''</span>
+
 
+
<span class="command">'''    b = 2·sample1 -5·sample2 4·sample3 - sample4'''</span>
+
 
+
<span class="command">'''    c = - sample1  sample3'''</span>
+
 
+
<span class="command">'''    d = sample2'''</span>
+
 
+
Expliquer le choix effectué <span class="command">'''coeffBitNb := signalBitNb 3'''</span>.
+
 
+
Parcourir la librairie <span class="command">'''ieee.numeric_std'''</span> et vérifier l'effet de la multiplication d'un signal de type <span class="command">'''signed'''</span> par un nombre entier. Vérifier également le fonctionnement de la fonction <span class="command">'''resize'''</span>. Elle est très utile ici pour forcer le nombre de bits des signaux.
+
 
+
</div><div class="section" title="Calcul du polyn&ocirc;me"><div class="titlepage"><div><div>
+
 
+
=== Calcul du polynôme ===
+
 
+
</div></div></div>
+
 
+
Ecrire l'architecture VHDL du bloc qui calcule la valeur du polynôme d'interpolation de fonction à chaque nouvelle période d'horloge.
+
 
+
<div class="figure">
+
 
+
'''Figure 6. Bloc de calcul de l'interpolation'''
+
 
+
<div class="figure-contents"><div class="mediaobject"><center>[[Image:interpolatorPolynom.png]]</center></div></div></div><br class="figure-break" />
+
 
+
Le polynôme se calcule de manière itérative.
+
 
+
Ainsi, pour une fonction de premier ordre, <span class="command">'''y(x) = a·x   b'''</span>, la valeur suivante vaut <span class="command">'''y(x eps) = y(x)   a·eps'''</span>. Ceci se calcule en initialisant <span class="command">'''u = a·eps'''</span>, <span class="command">'''y(0) = b'''</span>, et en calculant <span class="command">'''y(i 1) = y(i)   u'''</span> à chaque nouvelle période d'horloge.
+
 
+
Pour une fonction de deuxième ordre, <span class="command">'''y(x) = a·x^2   b·x   c'''</span>, ce qui donne <span class="command">'''y(x eps) = y(x)   u(x)'''</span>, avec <span class="command">'''u(x) = 2·a·eps·x   (a·eps^2   b·eps)'''</span>. L'incrément <span class="command">'''u(x)'''</span> se calcule de la manière définie pour une fonction du premier ordre. Ceci se calcule donc en initialisant <span class="command">'''v = 2·a·eps^2'''</span>, <span class="command">'''u(0) = a·eps^2   b·eps'''</span>, <span class="command">'''y(0) = c'''</span>, et en calculant <span class="command">'''y(i 1) = y(i)   u(i)'''</span> et <span class="command">'''u(i 1) = u(i)   v'''</span> à chaque nouvelle période d'horloge.
+
 
+
Le calcul de la fonction de troisième ordre se fait de manière similaire.
+
 
+
Pour le calcul numérique, <span class="command">'''eps'''</span> est choisi comme égal à une puissance négative de 2, ce qui permet de la calculer par un décalage. De même, pour rester avec des nombres entiers, on calculera la fonction <span class="command">'''y(i)'''</span> multipliée par une puissance de 2 et un décalage terminal nous donnera la valeur finale des échantillons du polynôme.
+
 
+
Notre algorithme est donc le suivant:
+
 
+
<div class="itemizedlist">
+
 
+
* A l'arrivée d'un nouvel échantillon, il faut calculer les valeurs initiales utilisée pour développer le polynôme de manière itérative.
+
* Entre deux échantillons d'entrée, le calcul de la fonction polynomiale se fait par additions à l'aide des équations itératives.
+
 
+
</div>
+
 
+
Les valeurs initiales sont les suivantes:
+
 
+
<span class="command">'''    x = 2·d·2^(3·m)'''</span>
+
 
+
<span class="command">'''    u = a b·2^m c·2^(2·m)'''</span>
+
 
+
<span class="command">'''    v = 6·a 2·b·2^m'''</span>
+
 
+
<span class="command">'''    w = 6·a'''</span>
+
  
<span class="command">'''    y = d'''</span>
+
== Synthèse ==
 +
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ...
 +
Dans notre exemple, nous placerons deux générateurs de sinus, deux modulateurs sigma-delta et une logique de synchronisation pour le signal de remise à zéro au démarrage.
  
Le calcul itératif du polynôme se fait comme suit:
+
[[Image:SEm_FPGA_sineGen.png|thumb|Circuit à réaliser]]
  
<span class="command">'''    x = x u'''</span>
+
Nous profiterons du signal carré de l'un des générateurs pour fournir un signal de synchronisation pour l'oscilloscope.
 +
Le circuit se trouve dans la librairie '''Board''', le banc de test dans la librairie '''Lissajous_test'''.
  
<span class="command">'''    u = u v'''</span>
+
=== Circuit ===
  
<span class="command">'''    v = v w'''</span>
+
{{TaskBox|content=
 +
Ouvrir le bloc '''lissajousGenerator_circuit''' de la librairie '''Board''', le compiler et vérifier que le schéma est fonctionnel.}}
  
<span class="command">'''    y = x / 2·2^(3·m)'''</span>
+
Une simulation du circuit à ce niveau permet de s'assurer de la bonne fonctionnalité du système.
  
Il est évident que, du fait des décalages <span class="command">'''2^m'''</span>, le nombre de bits des signaux internes devra être plus élevé que le nombre de bits des échantillons d'entrée ou de sortie. En fonction de la valeur du décalage <span class="command">'''m = oversamplingBitNb'''</span>, estimer la taille nécessaire pour ces signaux. Les décalrer avec 8 bits supplémentaires pour s'assurer de ne pas avoir de dépassement de capacité.
+
[[File:SEm_lissajou_coeffs.svg|thumb|Coefficients Interpolation]]
 +
Vos coefficients peuvent être vérifiées par le [[Media:SEm_sinegen_coeffs.svg|chronogramme ci-contre]].
  
A nouveau, la fonction <span class="command">'''resize'''</span>sera très utile ici.
+
=== Génération ===
 +
{{TaskBox|content=
 +
Lancer la commande '''Prepare for synthesis'''.}}
  
</div><div class="section" title="Simulation"><div class="titlepage"><div><div>
+
=== Synthèse ===
 +
{{TaskBox|content=
 +
# Lancer la commande '''Xilinx Project Navigator'''.
 +
# Spécifier le type de circuit utilisé, '''xc3s500E''', et ses paramètres '''FG320-5'''.
 +
# Ajouter le fichier VHDL généré '''lissajous.vhd''' au projet. Vérifier que le circuit choisi pour la synthèse est bien '''lissajousGenerator_circuit-struct'''.
 +
# Ajouter le fichier '''lissajous.ucf''' au projet.
 +
# Lancer la commande '''Synthesize - XST'''.
 +
# Vérifier tous les avertissements ("'''warning'''") et s'assurer que le circuit ne pose aucun problème de réalisation.
 +
# Examiner les informations de résultat de synthèse quant à la taille du circuit résultant.
 +
# Vérifier la fréquence maximale prévue pour ce circuit.}}
  
=== Simulation ===
+
=== Placement et routage ===
 +
{{TaskBox|content=
 +
Lancer la commande '''Implement Design'''.}}
  
</div></div></div>
+
=== Configuration ===
 +
{{TaskBox|content=
 +
# Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.
 +
# Lancer les commandes '''Generate Programming File''' et '''Configure Target Device'''.
 +
# Télécharger le fichier de configuration dans la FPGA.}}
  
Recompiler et simuler le bloc <span class="command">'''sineGen_tb'''</span>. Vérifier la forme du signal sinusoïdal après interpolation.
+
=== Tests ===
  
Réduire le nombre de bits des signaux du circuit là où cela est possible.
+
{{TaskBox|content=
 +
Brancher les filtres passe-bas à la sortie des modulateurs. Vérifier la forme des signaux sur l'oscilloscope. Mettre l'oscilloscope en mode X-Y: ceci donne une courbe de Lissajous.}}
  
</div></div></div>
+
{{navNamed
{{navNamed|left=SEm/laboratoires/03_convertisseur|left_name=03 Convertisseur numérique / analogique|up=SEm/laboratoires|up_name=Instructions en français|right=TBC|right_name=TBC}}
+
|left=SEm/laboratoires/03_convertisseur|left_name=03 Convertisseur numérique / analogique
 +
|up=SEm/laboratoires|up_name= Travaux de laboratoire
 +
|right=SEm/laboratoires/machine d etat|right_name=machine d'états
 +
}}
  
[[Category:SEm]]
+
[[Category:Bachelor]] [[Category:SEm]] [[Category:Français]]

Latest revision as of 10:08, 26 February 2021

Contents

Synthèse automatique

Introduction

Ce laboratoire présente la synthèse automatique de circuits à partir du code VHDL. Il se base sur l'exemple du générateur de fonctions. La combinaison de deux sinusoïdes à des fréquences différentes permet de dessiner des courbes de Lissajous.

Courbe de Lissajous

Synthèse

Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ... Dans notre exemple, nous placerons deux générateurs de sinus, deux modulateurs sigma-delta et une logique de synchronisation pour le signal de remise à zéro au démarrage.

Circuit à réaliser

Nous profiterons du signal carré de l'un des générateurs pour fournir un signal de synchronisation pour l'oscilloscope. Le circuit se trouve dans la librairie Board, le banc de test dans la librairie Lissajous_test.

Circuit

View-pim-tasks.png

Ouvrir le bloc lissajousGenerator_circuit de la librairie Board, le compiler et vérifier que le schéma est fonctionnel.

Une simulation du circuit à ce niveau permet de s'assurer de la bonne fonctionnalité du système.

Coefficients Interpolation

Vos coefficients peuvent être vérifiées par le chronogramme ci-contre.

Génération

View-pim-tasks.png

Lancer la commande Prepare for synthesis.

Synthèse

View-pim-tasks.png

  1. Lancer la commande Xilinx Project Navigator.
  2. Spécifier le type de circuit utilisé, xc3s500E, et ses paramètres FG320-5.
  3. Ajouter le fichier VHDL généré lissajous.vhd au projet. Vérifier que le circuit choisi pour la synthèse est bien lissajousGenerator_circuit-struct.
  4. Ajouter le fichier lissajous.ucf au projet.
  5. Lancer la commande Synthesize - XST.
  6. Vérifier tous les avertissements ("warning") et s'assurer que le circuit ne pose aucun problème de réalisation.
  7. Examiner les informations de résultat de synthèse quant à la taille du circuit résultant.
  8. Vérifier la fréquence maximale prévue pour ce circuit.

Placement et routage

View-pim-tasks.png

Lancer la commande Implement Design.

Configuration

View-pim-tasks.png

  1. Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.
  2. Lancer les commandes Generate Programming File et Configure Target Device.
  3. Télécharger le fichier de configuration dans la FPGA.

Tests

View-pim-tasks.png

Brancher les filtres passe-bas à la sortie des modulateurs. Vérifier la forme des signaux sur l'oscilloscope. Mettre l'oscilloscope en mode X-Y: ceci donne une courbe de Lissajous.


Navigation
Arrow left.gif 03 Convertisseur numérique / analogique Arrow up.gif Travaux de laboratoire machine d'états Arrow right.gif

Personal tools
Namespaces
Variants
Actions
Navigation
Modules / Projects
Browse
Toolbox