SEm/laboratoires/08 soc

(Difference between revisions)
Jump to: navigation, search
(Created page with "= System on Chip (SoC) = == Introduction == Dans ce laboratoire, nous allons implémenter dans un circuit programmable un système à processeur comprenant les périphériques...")
 
(Simulation)
Line 3: Line 3:
 
Dans ce laboratoire, nous allons implémenter dans un circuit programmable un système à processeur comprenant les périphériques développés précédemment.
 
Dans ce laboratoire, nous allons implémenter dans un circuit programmable un système à processeur comprenant les périphériques développés précédemment.
  
== Simulation ==
+
== Protocole bus série ==
  
 
Le [http://opencores.org/project,nanoblaze processeur] exécute un programme qui lit l'interface série, à travers le périphérique UART et donne accès au contenu de la mémoire en lecture ou en écriture.
 
Le [http://opencores.org/project,nanoblaze processeur] exécute un programme qui lit l'interface série, à travers le périphérique UART et donne accès au contenu de la mémoire en lecture ou en écriture.
  
=== Protocole ===
+
=== Trames ===
  
 
Le protocole série est celui utilisé par les collègues d'électronique de puissance pour la communication avec leurs DSPs.
 
Le protocole série est celui utilisé par les collègues d'électronique de puissance pour la communication avec leurs DSPs.
 
Chaque trame se compose comme suit:
 
Chaque trame se compose comme suit:
: header: AA<sub>h</sub>
+
: '''header''': AA<sub>h</sub>
: packet id: numéro de la commande
+
: '''packet id''': numéro de la commande
: cmd: code de commande
+
: '''cmd''': code de commande
: data length: nombre de bytes du contenu de la commande
+
: '''data length''': nombre de bytes du contenu de la commande
: data: contenu de la commande
+
: '''data''': contenu de la commande
: checksum: somme de tous les bytes de la commande, en ignorant les reports
+
: '''checksum''': somme de tous les bytes de la commande, en ignorant les reports
  
 
Chaque commande reçoit en retour une trame qui se construit de la même façon.
 
Chaque commande reçoit en retour une trame qui se construit de la même façon.
La réponse retourne le même numéro que la commande ainsi que le même code.
+
La réponse retourne le même numéro et le même code que la commande, mais avec des données différentes.
  
=== Simulation ===
+
== Simulation ==
  
 
Le banc de test à disposition, <code>beamerSoc_tb</code>, lit et écrit dans différents registres du système.
 
Le banc de test à disposition, <code>beamerSoc_tb</code>, lit et écrit dans différents registres du système.
  
 
{{TaskBox|content=
 
{{TaskBox|content=
Ecrivez le contenu du bloc <code>beamerSoc</code> et déterminer à quelles adresses sont les registres du périphérique de dessin de courbes.
+
Examinez le contenu du bloc <code>beamerSoc</code>
 +
et déterminer à quelles adresses sont les registres du périphérique de dessin de courbes.
 
}}
 
}}
  
 
{{TaskBox|content=
 
{{TaskBox|content=
Examiner le code VHDL du générateur de stimuli <code>beamerSoc_tester</code>
+
Etudier le code VHDL du générateur de stimuli <code>beamerSoc_tester</code> et expliquer la séquence de test.
et expliquer la séquence de test.
+
 
}}
 
}}
  

Revision as of 11:54, 14 April 2015

Contents

System on Chip (SoC)

Introduction

Dans ce laboratoire, nous allons implémenter dans un circuit programmable un système à processeur comprenant les périphériques développés précédemment.

Protocole bus série

Le processeur exécute un programme qui lit l'interface série, à travers le périphérique UART et donne accès au contenu de la mémoire en lecture ou en écriture.

Trames

Le protocole série est celui utilisé par les collègues d'électronique de puissance pour la communication avec leurs DSPs. Chaque trame se compose comme suit:

header: AAh
packet id: numéro de la commande
cmd: code de commande
data length: nombre de bytes du contenu de la commande
data: contenu de la commande
checksum: somme de tous les bytes de la commande, en ignorant les reports

Chaque commande reçoit en retour une trame qui se construit de la même façon. La réponse retourne le même numéro et le même code que la commande, mais avec des données différentes.

Simulation

Le banc de test à disposition, beamerSoc_tb, lit et écrit dans différents registres du système.


View-pim-tasks.png

Examinez le contenu du bloc beamerSoc et déterminer à quelles adresses sont les registres du périphérique de dessin de courbes.


View-pim-tasks.png

Etudier le code VHDL du générateur de stimuli beamerSoc_tester et expliquer la séquence de test.


View-pim-tasks.png

Effectuer une simulation du système et vérifier son bon fonctionnement.

Implémentation

View-pim-tasks.png

Synthétiser le SoC et vérifier son fonctionnement à l'aide d'un oscilloscope.


Navigation
Arrow left.gif 07 Périphérique de dessin de courbes pour bus AMBA Arrow up.gif Travaux de laboratoire 09 Additionneur pipeline Arrow right.gif

Personal tools
Namespaces
Variants
Actions
Navigation
Modules / Projects
Browse
Toolbox