SEm/laboratoires/09 pipeline
(Difference between revisions)
(→Introduction) |
(→Additionneur combinatoire) |
||
| Line 12: | Line 12: | ||
{{TaskBox|content= | {{TaskBox|content= | ||
Ouvrir le banc de test de l'additionneur combinatoire <code>parallelAdder_tb</code>, | Ouvrir le banc de test de l'additionneur combinatoire <code>parallelAdder_tb</code>, | ||
| − | écrire l'architecture VHDL de l'additionneur <code>parallelAdder</code> et | + | écrire l'architecture VHDL de l'additionneur <code>parallelAdder</code> |
| + | et vérifier le bon fonctionnement du tout. | ||
| + | }} | ||
| + | |||
| + | == Additionneur itératif == | ||
| + | |||
| + | L'additionneur rapide utilisera un ensemble d'additionneurs combinatoires. | ||
| + | |||
| + | {{TaskBox|content= | ||
| + | Dans la librairie <code>pipelinedOperators</code>, définir l'architecture <code>noPipe</code> | ||
| + | comme architecture par défaut du bloc <code>pipelineAdder</code>. | ||
| + | }} | ||
| + | |||
| + | L'architecture <code>noPipe</code> donne un exemple de description VHDL d'un système itératif | ||
| + | par le placement de composants à l'aide d'une boucle <code>for … generate</code>. | ||
| + | |||
| + | {{TaskBox|content= | ||
| + | Ouvrir le banc de test de l'additionneur combinatoire <code>pipelineAdder_tb</code>, | ||
| + | écrire l'architecture VHDL de l'additionneur <code>parallelAdder</code> et simuler le tout. | ||
}} | }} | ||
Revision as of 11:05, 28 April 2016
|
Additionneur rapide
Introduction
Dans ce laboratoire, nous allons reprendre un additionneur rapide utilisant la technique du "pipeline".
Additionneur combinatoire
L'additionneur rapide se basera sur la mise en série d'additionneurs plus petits.
Additionneur itératif
L'additionneur rapide utilisera un ensemble d'additionneurs combinatoires.
L'architecture noPipe donne un exemple de description VHDL d'un système itératif
par le placement de composants à l'aide d'une boucle for … generate.
Navigation
Main Page
Travaux de laboratoire
- 
