SEm/laboratoires/09 pipeline
(→Introduction) |
Axel.amand (Talk | contribs) (→Compteur rapide) |
||
(11 intermediate revisions by one user not shown) | |||
Line 12: | Line 12: | ||
{{TaskBox|content= | {{TaskBox|content= | ||
Ouvrir le banc de test de l'additionneur combinatoire <code>parallelAdder_tb</code>, | Ouvrir le banc de test de l'additionneur combinatoire <code>parallelAdder_tb</code>, | ||
− | écrire l'architecture VHDL de l'additionneur <code>parallelAdder</code> et | + | écrire l'architecture VHDL de l'additionneur <code>parallelAdder</code> |
+ | et vérifier le bon fonctionnement du tout. | ||
+ | }} | ||
+ | |||
+ | == Additionneur itératif == | ||
+ | |||
+ | L'additionneur rapide utilisera un ensemble d'additionneurs combinatoires. | ||
+ | Cet additionneur est réalisé dans un premier temps dans le but de comprendre la manière de décrire un circuit en VHDL | ||
+ | en instanciant des composants à l'aide de boucles. | ||
+ | |||
+ | [[File:Sem labs iterative adder.svg|center|Additionneur itératif]] | ||
+ | |||
+ | {{TaskBox|content= | ||
+ | Dans la librairie <code>pipelinedOperators</code>, définir l'architecture <code>noPipe</code> | ||
+ | comme architecture par défaut du bloc <code>pipelineAdder</code>. | ||
+ | }} | ||
+ | |||
+ | L'architecture <code>noPipe</code>, mise à disposition, donne un exemple de description VHDL d'un système itératif | ||
+ | par le placement de composants à l'aide d'une boucle <code>for … generate</code>. | ||
+ | |||
+ | {{TaskBox|content= | ||
+ | Ouvrir le banc de test de l'additionneur combinatoire <code>pipelineAdder_tb</code> | ||
+ | et vérifier le bon fonctionnement de l'additionneur. | ||
+ | }} | ||
+ | |||
+ | == Additionneur rapide == | ||
+ | |||
+ | L'additionneur rapide se fait en insérant des bascules entre les additionneurs combinatoires. | ||
+ | |||
+ | [[File:Sem labs pipelined adder.svg|center|Additionneur pipeline]] | ||
+ | |||
+ | {{TaskBox|content= | ||
+ | Dans la librairie <code>pipelinedOperators</code>, définir l'architecture <code>studentVersion</code> | ||
+ | comme architecture par défaut du bloc <code>pipelineAdder</code>. | ||
+ | }} | ||
+ | |||
+ | {{TaskBox|content= | ||
+ | Ecrire l'architecture VHDL de l'additionneur <code>pipelineAdder</code> et vérifier le bon fonctionnement de l'additionneur. | ||
+ | }} | ||
+ | |||
+ | == Compteur rapide == | ||
+ | |||
+ | L'additioneur rapide est capable de fournir une nouvelle somme à chaque période d'horloge. | ||
+ | Il lui faut cependant un certain nombre de périodes d'horloge avant de fournir le résultat de la somme. | ||
+ | |||
+ | {{TaskBox|content= | ||
+ | Ecrire l'architecture VHDL du compteur <code>pipelineCounter</code> et vérifier son bon fonctionnement. | ||
}} | }} | ||
{{navNamed | {{navNamed | ||
− | |left=SEm/laboratoires/08_soc| | + | |left=SEm/laboratoires/08_soc|left_name=08 Réalisation d'un SoC AMBA |
|up=SEm/laboratoires|up_name=Travaux de laboratoire | |up=SEm/laboratoires|up_name=Travaux de laboratoire | ||
|right=SEm/laboratoires/09_pipeline|right_name=- | |right=SEm/laboratoires/09_pipeline|right_name=- |
Revision as of 13:45, 8 March 2021
|
Additionneur rapide
Introduction
Dans ce laboratoire, nous allons reprendre un additionneur rapide utilisant la technique du "pipeline".
Additionneur combinatoire
L'additionneur rapide se basera sur la mise en série d'additionneurs plus petits.
Additionneur itératif
L'additionneur rapide utilisera un ensemble d'additionneurs combinatoires. Cet additionneur est réalisé dans un premier temps dans le but de comprendre la manière de décrire un circuit en VHDL en instanciant des composants à l'aide de boucles.
L'architecture noPipe
, mise à disposition, donne un exemple de description VHDL d'un système itératif
par le placement de composants à l'aide d'une boucle for … generate
.
Additionneur rapide
L'additionneur rapide se fait en insérant des bascules entre les additionneurs combinatoires.
Compteur rapide
L'additioneur rapide est capable de fournir une nouvelle somme à chaque période d'horloge. Il lui faut cependant un certain nombre de périodes d'horloge avant de fournir le résultat de la somme.
Navigation
08 Réalisation d'un SoC AMBA
Travaux de laboratoire
-