SEm/labore/00 installation

From FSI
(Difference between revisions)
Jump to: navigation, search
m (VHDL Syntax)
 
(11 intermediate revisions by one user not shown)
Line 1: Line 1:
 
{{TOC right}}
 
{{TOC right}}
 
    
 
    
= Installation für VHDL Labore =
+
= Installation für VHDL Labore =
  
 
== Verzeichnisse ==
 
== Verzeichnisse ==
Line 7: Line 7:
 
=== Programme ===
 
=== Programme ===
  
Die Programme zum Entwurf von digitalen Schaltungen sind installiert im Verzeichnis
+
Die Programme zum Entwurf von digitalen Schaltungen im Verzeichnis
'''C:\EDA'''. Es befinden sich da unter anderem:
+
<code>C:\EDA</code> installiert. Es befinden sich da unter anderem:
  
* der VHDL Editor '''HDS''',
+
* der VHDL Editor '''HDL-Designer''',
 
* der VHDL Simulator '''ModelSim''',
 
* der VHDL Simulator '''ModelSim''',
* dies Synthese-Tools für die programmierbaren Schaltungen von Xilinx, '''ISE'''.
+
* das Synthese-Tools für die programmierbaren Schaltungen von Xilinx, '''ISE'''.
  
 
=== Sources ===
 
=== Sources ===
  
 
{{TaskBox|content=
 
{{TaskBox|content=
Kopieren Sie das Verzeichnis '''R:\Modules\SI\225_SEm\Digital\SEm_labs'''
+
Kopieren Sie die Datei <code>R:\SYND\SEm_225\3_Labos\Labos_cof\HEUS_SEm_labs.bat</code> nach <code>U:\SEm_labs</code> und führen Sie diese aus.}}
nach '''U:\SEm_labs'''.}}
+
  
 
In diesem Ordner befinden sich die Quelldateien für die Labore in, unter anderem, folgenden Verzeichnissen:
 
In diesem Ordner befinden sich die Quelldateien für die Labore in, unter anderem, folgenden Verzeichnissen:
Line 26: Line 25:
 
* '''Board''' mit der Logik zur Erstellung der Schaltung auf den Laborschaltkreisen (Inverter, Synchronisation, ...),
 
* '''Board''' mit der Logik zur Erstellung der Schaltung auf den Laborschaltkreisen (Inverter, Synchronisation, ...),
 
* '''Simulation''' mit den Dateien, welche die Anordnung der Signale für die Simulation definieren.
 
* '''Simulation''' mit den Dateien, welche die Anordnung der Signale für die Simulation definieren.
 
Wenn dieser Ordner an einen anderen Ort verschoben wird, so müssen die Einstellungsdateien
 
korrigiert werden, insbesondere der Link '''HDL Designer'''.
 
  
 
=== Lokale Dateien ===
 
=== Lokale Dateien ===
  
Die Bibliotheken und die temporäre Dateien (kompilierter Code, ...) werden im lokalen
+
Die Bibliotheken und die temporäre Dateien (kompilierter Code, ...) werden im lokalen Verzeichnis <code>C:\Temp\EDA\<username>\<projectname></code> generiert.
Verzeichnis '''C:\Temp\EDA\<username>\<projectname>''' generiert.
+
  
 
== Dokumentation ==
 
== Dokumentation ==
Line 39: Line 34:
 
=== VHDL Syntax ===
 
=== VHDL Syntax ===
  
Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail
+
Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail beschreiben, zum Ausleihen bereit.
beschreiben, zum ausleihen bereit.
+
  
Das HTML Dokument '''R:\Modules\SI\223_SEm\Digital\VHDL\VHDL syntax\index.HTML''' gibt einige gemeinsame VHDL Syntaxbeispiele. Es werden mit Abstand nicht alle Aspekte von VHDL abgedeckt. Dieses Dokument ist als Nachschlagewerk für das Schreiben von synthetisierbarem VHDL-Code sowie Testbänken gedacht.
+
Das Dokument [[Media:VHDL_syntax.pdf|VHDL_syntax.pdf]] gibt einige allgemeine VHDL Syntaxbeispiele. Es werden mit Abstand nicht alle Aspekte von VHDL abgedeckt. Dieses Dokument ist als Nachschlagewerk für das Schreiben von synthetisierbarem VHDL-Code sowie Testbänken gedacht.
  
 
{{navNamed|left=SEm/labore/00_installation|left_name=-|up=SEm/labore|up_name=Anleitung auf Deutsch|right=SEm/labore/01_generator|right_name=01 Funktionsgenerator }}
 
{{navNamed|left=SEm/labore/00_installation|left_name=-|up=SEm/labore|up_name=Anleitung auf Deutsch|right=SEm/labore/01_generator|right_name=01 Funktionsgenerator }}
  
[[Category:SEm]]
+
[[Category:Bachelor]][[Category:SEm]][[Category:Deutsch]]

Latest revision as of 10:25, 16 February 2018

Contents

Installation für VHDL Labore

Verzeichnisse

Programme

Die Programme zum Entwurf von digitalen Schaltungen im Verzeichnis C:\EDA installiert. Es befinden sich da unter anderem:

  • der VHDL Editor HDL-Designer,
  • der VHDL Simulator ModelSim,
  • das Synthese-Tools für die programmierbaren Schaltungen von Xilinx, ISE.

Sources

View-pim-tasks.png

Kopieren Sie die Datei R:\SYND\SEm_225\3_Labos\Labos_cof\HEUS_SEm_labs.bat nach U:\SEm_labs und führen Sie diese aus.

In diesem Ordner befinden sich die Quelldateien für die Labore in, unter anderem, folgenden Verzeichnissen:

  • WaveformGenerator, SineInterpolator und Beamer mit den entworfenen Schaltungen,
  • WaveformGenerator_test, SineInterpolator_test und Beamer_test mit den Testbanken,
  • Board mit der Logik zur Erstellung der Schaltung auf den Laborschaltkreisen (Inverter, Synchronisation, ...),
  • Simulation mit den Dateien, welche die Anordnung der Signale für die Simulation definieren.

Lokale Dateien

Die Bibliotheken und die temporäre Dateien (kompilierter Code, ...) werden im lokalen Verzeichnis C:\Temp\EDA\<username>\<projectname> generiert.

Dokumentation

VHDL Syntax

Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail beschreiben, zum Ausleihen bereit.

Das Dokument VHDL_syntax.pdf gibt einige allgemeine VHDL Syntaxbeispiele. Es werden mit Abstand nicht alle Aspekte von VHDL abgedeckt. Dieses Dokument ist als Nachschlagewerk für das Schreiben von synthetisierbarem VHDL-Code sowie Testbänken gedacht.


Navigation
Arrow left.gif - Arrow up.gif Anleitung auf Deutsch 01 Funktionsgenerator Arrow right.gif

Personal tools
Namespaces
Variants
Actions
Navigation
Modules / Projects
Browse
Toolbox