SEm/labore/00 installation

(Difference between revisions)
Jump to: navigation, search
(VHDL Syntax)
Line 36: Line 36:
 
Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail beschreiben, zum ausleihen bereit.
 
Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail beschreiben, zum ausleihen bereit.
  
Das HTML Dokument [[Media:VHDL_syntax.pdf|VHDL_syntax.pdf]] gibt einige VHDL Syntaxbeispiele. Es werden mit Abstand nicht alle Aspekte von VHDL abgedeckt. Dieses Dokument ist als Nachschlagewerk für das Schreiben von synthetisierbarem VHDL-Code sowie Testbänken gedacht.
+
Das HTML Dokument [[Media:VHDL_syntax.pdf|VHDL_syntax.pdf]] gibt einige allgemeine VHDL Syntaxbeispiele. Es werden mit Abstand nicht alle Aspekte von VHDL abgedeckt. Dieses Dokument ist als Nachschlagewerk für das Schreiben von synthetisierbarem VHDL-Code sowie Testbänken gedacht.
  
 
{{navNamed|left=SEm/labore/00_installation|left_name=-|up=SEm/labore|up_name=Anleitung auf Deutsch|right=SEm/labore/01_generator|right_name=01 Funktionsgenerator }}
 
{{navNamed|left=SEm/labore/00_installation|left_name=-|up=SEm/labore|up_name=Anleitung auf Deutsch|right=SEm/labore/01_generator|right_name=01 Funktionsgenerator }}
  
 
[[Category:SEm]]
 
[[Category:SEm]]

Revision as of 08:40, 26 February 2015

Contents

Installation für VHDL Labore

Verzeichnisse

Programme

Die Programme zum Entwurf von digitalen Schaltungen sind installiert im Verzeichnis C:\EDA. Es befinden sich da unter anderem:

  • der VHDL Editor HDS,
  • der VHDL Simulator ModelSim,
  • dies Synthese-Tools für die programmierbaren Schaltungen von Xilinx, ISE.

Sources

View-pim-tasks.png

Kopieren Sie das Verzeichnis R:\Modules\SI\225_SEm\Digital\SEm_labs<code> nach <code>U:\SEm_labs.

In diesem Ordner befinden sich die Quelldateien für die Labore in, unter anderem, folgenden Verzeichnissen:

  • WaveformGenerator, SineInterpolator und Beamer mit den entworfenen Schaltungen,
  • WaveformGenerator_test, SineInterpolator_test und Beamer_test mit den Testbanken,
  • Board mit der Logik zur Erstellung der Schaltung auf den Laborschaltkreisen (Inverter, Synchronisation, ...),
  • Simulation mit den Dateien, welche die Anordnung der Signale für die Simulation definieren.

Lokale Dateien

Die Bibliotheken und die temporäre Dateien (kompilierter Code, ...) werden im lokalen Verzeichnis C:\Temp\EDA\<username>\<projectname> generiert.

Dokumentation

VHDL Syntax

Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail beschreiben, zum ausleihen bereit.

Das HTML Dokument VHDL_syntax.pdf gibt einige allgemeine VHDL Syntaxbeispiele. Es werden mit Abstand nicht alle Aspekte von VHDL abgedeckt. Dieses Dokument ist als Nachschlagewerk für das Schreiben von synthetisierbarem VHDL-Code sowie Testbänken gedacht.


Navigation
Arrow left.gif - Arrow up.gif Anleitung auf Deutsch 01 Funktionsgenerator Arrow right.gif

Personal tools
Namespaces
Variants
Actions
Navigation
Modules / Projects
Browse
Toolbox