SEm/labore/00 installation

(Difference between revisions)
Jump to: navigation, search
Line 47: Line 47:
 
von synthetisierbarem VHDL-Code sowie für Testbänke.
 
von synthetisierbarem VHDL-Code sowie für Testbänke.
  
{{navNamed|left=SEm/labore/07_oszillo|left_name=Oszillo Peripheriebaustein|up=SEm/labore|up_name=Anleitung auf Deutsch|right=SEm/labore/01_generator|right_name=Funktionsgenerator }}
+
{{navNamed|left=SEm/labore/00_installation|left_name=-|up=SEm/labore|up_name=Anleitung auf Deutsch|right=SEm/labore/01_generator|right_name=Funktionsgenerator }}
  
 
[[Category:SEm]]
 
[[Category:SEm]]

Revision as of 17:03, 6 May 2013

Contents

Installation für VHDL Labore

Verzeichnisse

Programme

Die Programme zum Entwurf von digitalen Schaltungen sind installiert im Verzeichnis C:\EDA. Es befinden sich da unter anderen:

  • der VHDL Editor HDS,
  • der VHDL Simulator Modelsim,
  • dies Synthese-Tools für die Xilinx programmierbaren Schaltungen, ISE.

Sources

Die Source-Dateien für die Labore befinden sich im Prinzip unter U:\SEm_labs. Es befinden sich da unter anderen:

  • WaveformGenerator, SineInterpolator et Beamer mit den entworfenen Schaltungen,
  • WaveformGenerator_test, SineInterpolator_test et Beamer_test mit den Testbanken,
  • Board mit der Logik zur Erstellung der Schaltung auf die Laborplatten (Inverter, Synchronisation, ...),
  • Simulation mit den Dateien, welche die Anordnung der Signale für die Simulation definieren.

Wenn dies Verzeichnisse anderswo gelegt werden, so müssen die Einstellungsdateien korrigiert werden, insbesondere das Link HDL Designer.

Kopieren Sie das Verzeichnis R:\Modules\SI\223_SEm\Digital\SEm_labs zu U:\SEm_labs .

Lokale Dateien

Die Libraries und die temporäre Dateien (compiliertes Code, ...) sind im lokalen Verzeichnis My Documents\Tmp.

Dokumentation

VHDL Syntax

Die Bibliothek des Schule zählt mehrere Bücher, die die VHDL-Syntax im einzelnen beschreiben.

Das HTML Dokument R:\Modules\SI\223_SEm\Digital\VHDL\VHDL syntax\index.HTML gibt einige gemeinsame VHDL Syntaxbeispiele. Alle Aspekte von VHDL werden mit Abstand nicht abgedeckt. Dieses Dokument dient als Hilfe für das Schreiben von synthetisierbarem VHDL-Code sowie für Testbänke.


Navigation
Arrow left.gif - Arrow up.gif Anleitung auf Deutsch Funktionsgenerator Arrow right.gif

Personal tools
Namespaces
Variants
Actions
Navigation
Modules / Projects
Browse
Toolbox