SEm/laboratoires/00 installation

(Difference between revisions)
Jump to: navigation, search
(Sources)
(4 intermediate revisions by one user not shown)
Line 12: Line 12:
  
 
== Sources ==
 
== Sources ==
 +
 +
La structure de base de projets de laboratoire est mise à disposition sous forme d'un dépôt
 +
[https://classroom.github.com/a/rpEEvjwx Github Classroom].
  
 
{{TaskBox|content=
 
{{TaskBox|content=
Copiez le fichier <code>R:\SYND\SEm_225\3_Labos\Labos_cof\HEUS_SEm_labs.bat</code> vers <code>U:\SEm_labs</code> et exécutez le.
+
S'inscrire via le lien [https://classroom.github.com/a/rpEEvjwx d'enregistrement].
 +
Le premier étudiant crée un nouveau groupe, le second s'inscrit à ce même groupe.
 +
 
 +
Utiliser la forme ''prénom nom'' pour le nom des groupes.
 
}}
 
}}
  
 
Les fichiers source des laboratoires se trouvent dans ce répertoire. On y trouve les répertoires:
 
Les fichiers source des laboratoires se trouvent dans ce répertoire. On y trouve les répertoires:
  
* '''WaveformGenerator''', '''SineInterpolator''', '''Beamer''', '''AhbLiteComponents''' et '''PipelinedOperators''' contenant les circuits développés,
+
* '''WaveformGenerator''' pour un développement de circuit avec des nombres non-signés
* '''WaveformGenerator_test''', '''SineInterpolator_test''', '''Beamer_test''', '''AhbLiteComponents_test''' et '''PipelinedOperators_test''' contenant les bancs de test,
+
* '''SplineInterpolator''' pour un développement avec des nombres signés
* '''Board''' contenant la logique nécessaire à la réalisation du circuit sur la plaque de laboratoire (inversions, synchronisation, ...),
+
* '''DigitalToAnalogConverter''' et '''Lissajous''' pour la réalisation d'un circuit sur plaque de test
* '''Simulation''' contenant les définitions de présentation des signaux dans le simulateur.
+
  
 
== Programmes ==
 
== Programmes ==

Revision as of 07:46, 23 February 2022

Contents

Documentation

Syntaxe VHDL

La bibliothèque de l'école compte plusieurs ouvrages détaillant la syntaxe de VHDL.

Le document VHDL_syntax.pdf donne quelques exemples communs de syntaxe VHDL. Tous les aspects de VHDL ne sont pas couverts et de loin. Ce document sert de pense-bête pour l'écriture de code VHDL synthétisable ainsi que pour des bancs de test.

Répertoires

Sources

La structure de base de projets de laboratoire est mise à disposition sous forme d'un dépôt Github Classroom.


View-pim-tasks.png

S'inscrire via le lien d'enregistrement. Le premier étudiant crée un nouveau groupe, le second s'inscrit à ce même groupe.

Utiliser la forme prénom nom pour le nom des groupes.

Les fichiers source des laboratoires se trouvent dans ce répertoire. On y trouve les répertoires:

  • WaveformGenerator pour un développement de circuit avec des nombres non-signés
  • SplineInterpolator pour un développement avec des nombres signés
  • DigitalToAnalogConverter et Lissajous pour la réalisation d'un circuit sur plaque de test

Programmes

Les programmes de développement de circuits numériques sont installés dans le répertoire C:\EDA. On y trouve notamment:

  • l'éditeur VHDL HDL-Designer
  • le simulateur VHDL Modelsim
  • les outils de synthèse pour circuits programmables Xilinx, ISE.

Fichiers locaux

Les librairies et les fichiers temporaires (code compilé, ...) sont générés dans le répertoire local C:\Temp\EDA\<username>\<projectname>.


Navigation
Arrow left.gif - Arrow up.gif Travaux de laboratoire 01 Générateur des fonctions Arrow right.gif

Personal tools
Namespaces
Variants
Actions
Navigation
Modules / Projects
Browse
Toolbox