SEm/laboratoires/06 uart
(Difference between revisions)
(→Registres) |
(→Introduction) |
||
Line 3: | Line 3: | ||
== Introduction == | == Introduction == | ||
Dans ce laboratoire, nous allons réaliser un périphérique très commun dans tous les systèmes à processeur: un port série (Universal Asynchronous Receiver/Transmitter, [http://en.wikipedia.org/wiki/Universal_asynchronous_receiver/transmitter UART]). | Dans ce laboratoire, nous allons réaliser un périphérique très commun dans tous les systèmes à processeur: un port série (Universal Asynchronous Receiver/Transmitter, [http://en.wikipedia.org/wiki/Universal_asynchronous_receiver/transmitter UART]). | ||
+ | |||
+ | Ce laboratoire exerce la conception d'un circuit et demande une réflexion sur l'architecture du système. | ||
== Conception == | == Conception == |
Revision as of 08:02, 2 April 2015
|
Périphérique UART
Introduction
Dans ce laboratoire, nous allons réaliser un périphérique très commun dans tous les systèmes à processeur: un port série (Universal Asynchronous Receiver/Transmitter, UART).
Ce laboratoire exerce la conception d'un circuit et demande une réflexion sur l'architecture du système.
Conception
Le périphérique met à disposition du processeur deux lignes série: une en émission et une en réception.
Registres
Les registres accédés en écriture par le microprocesseur sont:
- adresse 00: registre des données, contient la valeur qui va être transmise selon le protocole RS 232
- adresse 01: registre de contrôle, pas utilisé pour le moment
- adresse 02: registre de période, donne la vitesse de transmission, tant en émission qu'en réception
Les registres accédés en lecture sont:
- adresse 00: registre des données, contient la valeur reçue selon le protocole RS 232
- adresse 01: registre des statut:
- bit 0: indique qu'un nouveau mot a été reçu et peut être lu par le microprocesseur
- bit 1: indique qu'un mot est en cours de transmission et que le microprocesseur ne doit pas écrive de nouvelle valeur dans le registre des données
- bit 2: indique qu'un nouveau mot est en cours de réception
Code VHDL