Inverter/laboratoire/04 hardware test 1
(Created page with "{{TOC right}} = Synthèse = Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adapta...") |
(→Synthèse) |
||
Line 4: | Line 4: | ||
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ... | Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ... | ||
− | Dans notre exemple, nous utiliserons | + | |
− | * notre | + | Dans notre exemple, nous utiliserons: |
+ | * notre générateur de sinus avec modulation PWM | ||
* un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM | * un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM | ||
* un diviseur de fréquence qui génère la commande d'échantillonnage | * un diviseur de fréquence qui génère la commande d'échantillonnage | ||
Line 27: | Line 28: | ||
# Lancer la commande '''Implement Design'''.}} | # Lancer la commande '''Implement Design'''.}} | ||
− | + | == Configuration == | |
{{TaskBox|content= | {{TaskBox|content= | ||
# Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG. | # Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG. | ||
Line 33: | Line 34: | ||
# Télécharger le fichier de configuration dans la FPGA.}} | # Télécharger le fichier de configuration dans la FPGA.}} | ||
− | + | = Tests = | |
{{TaskBox|content= | {{TaskBox|content= | ||
Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope. | Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope. | ||
− | Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope.}} | + | '''Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope'''.}} |
{{navNamed | {{navNamed |
Revision as of 13:33, 24 September 2015
|
Synthèse
Au niveau supérieur du circuit à synthétiser, il faut prévoir la circuiterie d'entrée/sortie. C'est à ce niveau que se mettent les adaptateurs de polarité des signaux, les "buffers" haute impédance, la logique de synchronisation, ...
Dans notre exemple, nous utiliserons:
- notre générateur de sinus avec modulation PWM
- un diviseur de fréquence qui génère la commande de comptage pour le modulateur PWM
- un diviseur de fréquence qui génère la commande d'échantillonnage
- une logique de synchronisation pour le signal de remise à zéro au démarrage.
Trois circuits de division par deux sont associés à trois des boutons de la plaque de commande: ils ne sont pas utilisés ici. Les sorties de test sont dirigées sur les diodes lumineuses de la plaque de commande.
Circuit
Ouvrir le bloc FPGA_inverterControl de la librairie Board, le compiler et vérifier que le schéma est fonctionnel.
Génération
Synthèse, placement et routage
Configuration
- Alimenter le circuit FPGA et le connecter au câble de téléchargement JTAG.
- Lancer les commandes Generate Programming File et Configure Target Device.
- Télécharger le fichier de configuration dans la FPGA.
Tests
Examiner indépendamment la forme des deux sorties du pont en H sur l'oscilloscope. Veiller à ne pas court-circuiter une des sorties du pont en H à la masse de l'oscilloscope.
Navigation
03 Temps mort des commandes de commutation
Travaux de laboratoire
05 PWM à 3 niveaux