Synchro/students de
From ETE
(Difference between revisions)
(→Entwicklung eines funktionierenden Systems) |
|||
Line 17: | Line 17: | ||
== Entwicklung eines funktionierenden Systems == | == Entwicklung eines funktionierenden Systems == | ||
{{TaskBox|content=Design des Projektes}} | {{TaskBox|content=Design des Projektes}} | ||
− | {{TaskBox|content=Erstellung des | + | {{TaskBox|content=Erstellung des Designs}} |
{{TaskBox|content=Simulation des Systems auf dem Computer und Korrekturen}} | {{TaskBox|content=Simulation des Systems auf dem Computer und Korrekturen}} | ||
{{TaskBox|content=[http://wiki.hevs.ch/uit/index.php5/Hardware/FPGAEBS/Configuration Konfiguration der FPGA] und Tests}} | {{TaskBox|content=[http://wiki.hevs.ch/uit/index.php5/Hardware/FPGAEBS/Configuration Konfiguration der FPGA] und Tests}} |
Latest revision as of 15:12, 19 December 2014
|
Dies ist eine kleine Einführung zum Synchro Labor
Ziel dieses Labor
In diesem Labors will man das gelernte des ELN Kurses weiter vertiefen und in einer praktischen Applikation anwenden. In dieser Applikation wird die Drehfrequenz eines Gleichstrommotors auf eine Referenzfrequenz synchronisiert.
Vorbereitung
Download der Datei ELN_synchro.zip und entpacken ins U:\
Netzlaufwerk.
Analyse der Hardware (siehe Specification)
Aufteilung der Probleme in verschiedene Blöcke mit Hilfe des Empty Toplevel Design
Entwicklung eines funktionierenden Systems
Konfiguration der FPGA und Tests
Weitere Informationen
HDL-Designer Projekt
Das HDL-Designer Projekt ist in 3 verschiedenen Bereichen abgespeichert:
- Der Server
R:
beinhaltet verschiedene projektunabhängige Bibliotheken, welche in jedem Projekt zur Verfügung stehen. - Der bereits oben erwähnte benutzerspezifische Projekt-Ordner ELN-synchro, welcher auf dem
U:
abgespeichert werden muss, enthält alle spezifischen Dateien des ElN-Synchro Projektes. - Auf
C:
werden alle generierten Dateien zwischengespeichert.
Navigation
Synchro
Main_Page
Guide en français