SEm/labore/09 high speed addierer

High-speed Addierer

Einleitung

In diesem Labor werden wir einen High-speed Addierer mithilfe der Pipeline-Technologie implementieren.

Kombinatorischer Addierer

Der High-speed Addierer wird durch kleine, in Serie geschaltenen Addierern realisiert.

Öffnen Sie die Testbank parallelAdder_tb, schreiben Sie die VHDL Architektur des Addierers parallelAdder und stellen Sie sicher, dass alles ordnungsgemäss funktioniert.

Iterativer Addierer

Der High-speed Addierer verwendet eine Zusammensetzung aus kombinatorischen Addierern. In einem ersten Schritt wird dieser Addierer noch ohne Pipeline implementiert, um zu verstehen, wie Komponenteninstanzen und Schleifen in VHDL benutzt werden können.

In der Library pipelinedOperators, wird die Architektur noPipe definiert, sowie die Default-Architektur pipelineAdder.

Die Architektur noPipe, zeigt ein Beispiel, wie eine iterative Struktur anhand einer for … generate Schleife implementiert werden kann.

Öffnen Sie die Testbank pipelineAdder_tb des kombinatorischen Addierers und stellen Sie sicher, dass alles ordnungsgemäss funktioniert.

High-speed Addierer

Für den High-speed Addierer werden FlipFlops zwischen den kombinatorischen Adddierern hinzugefügt.

In der Library pipelinedOperators ist die Architektur studentVersion, sowie die Default-Architektur pipelineAdder gegeben.

Schreiben Sie die Architektur des Addierers in VHDL pipelineAdder und stellen Sie sicher, dass alles ordnungsgemäss funktioniert.

High-speed Zähler

Der High-speed Zähler kann eine neue Summe zu jeder Taktperiode liefern. Jedoch wird es eine gewisse Anzahl Taktperioden dauern, bis die neue Summe zur Verfügung steht.

Schreiben Sie die Architektur des Zählers in VHDL pipelineCounter und stellen Sie sicher, dass dieser ordnungsgemäss aufzählt.

Navigation
08 Realisierung eines AMBA-SoCs Laborprojekte -