SEm/labore/09 pipeline

Hochgeschwindigkeits-Addierer

Einleitung

In diesem Labor nehmen wir das Thema des Hochgeschwindigkeits-Addierers wieder auf, diesmal mit der Pipeline-Technik.

Kombinatorischer Addierer

Der Hochgeschwindigkeits-Addierer wird aus einer Reihe von kleineren Addierern aufgebaut.

Öffnen Sie die Testbank parallelAdder_tb, schreiben Sie die VHDL-Architektur des Addieres parallelAdder und verifizieren Sie deren Funktionalität.

Iterativer Addierer

Der Hochgeschwindigkeits-Addierer besteht aus einer Gruppe von kombinatorischen Addierern. Der iterative Addierer wird als Zwischenschritt realisiert, um zu verstehen, wie ein digitaler Schaltkreis in VHDL mit in Schleifen instanziierten Blöcken realisiert werden kann.

Dans la librairie pipelinedOperators, définir l'architecture noPipe comme architecture par défaut du bloc pipelineAdder.

L'architecture noPipe donne un exemple de description VHDL d'un système itératif par le placement de composants à l'aide d'une boucle for … generate.

Ouvrir le banc de test de l'additionneur combinatoire pipelineAdder_tb, écrire l'architecture VHDL de l'additionneur pipelineAdder et vérifier le bon fonctionnement de l'additionneur.

Additionneur rapide

L'additionneur rapide se fait en insérant des bascules entre les additionneurs combinatoires.

Dans la librairie pipelinedOperators, définir l'architecture studentVersion comme architecture par défaut du bloc pipelineAdder.

Ecrire l'architecture VHDL de l'additionneur pipelineAdder et vérifier le bon fonctionnement de l'additionneur.

Compteur rapide

L'adittioneur rapide est capable de fournir une nouvelle somme à chaque période d'horloge. Il lui faut cependant un certain nombre de périodes d'horloge avant de fournir le résultat de la somme.

Expliquer comment réaliser un compteur rapide à l'aide de l'additionneur rapide.

Navigation
08 Realisierung eines AMBA-SoCs Anleitung auf Deutsch -