SEm/labore/09 high speed addierer
(→High-speed Zähler) |
(→High-speed Addierer) |
||
Line 39: | Line 39: | ||
{{TaskBox|content= | {{TaskBox|content= | ||
− | In der Library <code>pipelinedOperators</code> ist die Architektur <code>studentVersion</code> sowie die Default-Architektur <code>pipelineAdder</code> gegeben. | + | In der Library <code>pipelinedOperators</code> ist die Architektur <code>studentVersion</code>, sowie die Default-Architektur <code>pipelineAdder</code> gegeben. |
}} | }} | ||
Revision as of 09:15, 24 April 2017
|
High-speed Addierer
Einleitung
In diesem Labor werden wir einen High-speed Addierer mithilfe der Pipeline-Technologie implementieren.
Kombinatorischer Addierer
Der High-speed Addierer wird durch kleine, in Serie geschaltenen Addierern realisiert.
Iterativer Addierer
Der High-speed Addierer verwendet eine Zusammensetzung aus kombinatorischen Addierern. In einem ersten Schritt wird dieser Addierer noch ohne Pipeline implementiert, um zu verstehen, wie Komponenteninstanzen und Schleifen in VHDL benutzt werden können.
Die Architektur noPipe
, zeigt ein Beispiel, wie eine iterative Struktur anhand einer for-generate-Schlaufe implementiert werden kann.
for … generate
.
High-speed Addierer
Für den High-speed Addierer werden FlipFlops zwischen den kombinatorischen Adddierern hinzugefügt.
High-speed Zähler
Der High-speed Zähler kann eine neue Summe zu jeder Taktperiode liefern. Jedoch wird es eine gewisse Anzahl Taktperioden dauern, bis die neue Summe zur Verfügung steht.
Navigation
08 Realisierung eines AMBA-SoCs
Laborprojekte
-