SEm/labore/00 installation
Line 1: | Line 1: | ||
{{TOC right}} | {{TOC right}} | ||
− | = Installation | + | = Installation für VHDL Labore = |
== Verzeichnisse == | == Verzeichnisse == | ||
Line 8: | Line 8: | ||
Die Programme zum Entwurf von digitalen Schaltungen sind installiert im Verzeichnis | Die Programme zum Entwurf von digitalen Schaltungen sind installiert im Verzeichnis | ||
− | + | <code>C:\EDA</code>. Es befinden sich da unter anderem: | |
* der VHDL Editor '''HDS''', | * der VHDL Editor '''HDS''', | ||
Line 17: | Line 17: | ||
{{TaskBox|content= | {{TaskBox|content= | ||
− | Kopieren Sie das Verzeichnis | + | Kopieren Sie das Verzeichnis <code>R:\Modules\SI\225_SEm\Digital\SEm_labs<code> nach <code>U:\SEm_labs</code>.}} |
− | nach | + | |
In diesem Ordner befinden sich die Quelldateien für die Labore in, unter anderem, folgenden Verzeichnissen: | In diesem Ordner befinden sich die Quelldateien für die Labore in, unter anderem, folgenden Verzeichnissen: | ||
Line 26: | Line 25: | ||
* '''Board''' mit der Logik zur Erstellung der Schaltung auf den Laborschaltkreisen (Inverter, Synchronisation, ...), | * '''Board''' mit der Logik zur Erstellung der Schaltung auf den Laborschaltkreisen (Inverter, Synchronisation, ...), | ||
* '''Simulation''' mit den Dateien, welche die Anordnung der Signale für die Simulation definieren. | * '''Simulation''' mit den Dateien, welche die Anordnung der Signale für die Simulation definieren. | ||
− | |||
− | |||
− | |||
=== Lokale Dateien === | === Lokale Dateien === | ||
− | Die Bibliotheken und die temporäre Dateien (kompilierter Code, ...) werden im lokalen | + | Die Bibliotheken und die temporäre Dateien (kompilierter Code, ...) werden im lokalen Verzeichnis <code>C:\Temp\EDA\<username>\<projectname></code> generiert. |
− | Verzeichnis | + | |
== Dokumentation == | == Dokumentation == | ||
Line 39: | Line 34: | ||
=== VHDL Syntax === | === VHDL Syntax === | ||
− | Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail | + | Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail beschreiben, zum ausleihen bereit. |
− | beschreiben, zum ausleihen bereit. | + | |
− | Das HTML Dokument | + | Das HTML Dokument [[Media:VHDL_syntax.pdf|VHDL_syntax.pdf]] gibt einige VHDL Syntaxbeispiele. Es werden mit Abstand nicht alle Aspekte von VHDL abgedeckt. Dieses Dokument ist als Nachschlagewerk für das Schreiben von synthetisierbarem VHDL-Code sowie Testbänken gedacht. |
{{navNamed|left=SEm/labore/00_installation|left_name=-|up=SEm/labore|up_name=Anleitung auf Deutsch|right=SEm/labore/01_generator|right_name=01 Funktionsgenerator }} | {{navNamed|left=SEm/labore/00_installation|left_name=-|up=SEm/labore|up_name=Anleitung auf Deutsch|right=SEm/labore/01_generator|right_name=01 Funktionsgenerator }} | ||
[[Category:SEm]] | [[Category:SEm]] |
Revision as of 09:39, 26 February 2015
|
Installation für VHDL Labore
Verzeichnisse
Programme
Die Programme zum Entwurf von digitalen Schaltungen sind installiert im Verzeichnis
C:\EDA
. Es befinden sich da unter anderem:
- der VHDL Editor HDS,
- der VHDL Simulator ModelSim,
- dies Synthese-Tools für die programmierbaren Schaltungen von Xilinx, ISE.
Sources
In diesem Ordner befinden sich die Quelldateien für die Labore in, unter anderem, folgenden Verzeichnissen:
- WaveformGenerator, SineInterpolator und Beamer mit den entworfenen Schaltungen,
- WaveformGenerator_test, SineInterpolator_test und Beamer_test mit den Testbanken,
- Board mit der Logik zur Erstellung der Schaltung auf den Laborschaltkreisen (Inverter, Synchronisation, ...),
- Simulation mit den Dateien, welche die Anordnung der Signale für die Simulation definieren.
Lokale Dateien
Die Bibliotheken und die temporäre Dateien (kompilierter Code, ...) werden im lokalen Verzeichnis C:\Temp\EDA\<username>\<projectname>
generiert.
Dokumentation
VHDL Syntax
Die Schulbibliothek hält mehrere Bücher, die die VHDL-Syntax im Detail beschreiben, zum ausleihen bereit.
Das HTML Dokument VHDL_syntax.pdf gibt einige VHDL Syntaxbeispiele. Es werden mit Abstand nicht alle Aspekte von VHDL abgedeckt. Dieses Dokument ist als Nachschlagewerk für das Schreiben von synthetisierbarem VHDL-Code sowie Testbänken gedacht.
Navigation
-
Anleitung auf Deutsch
01 Funktionsgenerator